摘要：為提高正余弦編碼器的分辨率，提出用硬件細(xì)分的方法將512刻線的正余弦編碼器進(jìn)行信號(hào)12倍頻，利用比較器和異或門(mén)搭建電路，將輸出信號(hào)倍頻12倍，該方法讀數(shù)迅速，能達(dá)到動(dòng)態(tài)測(cè)量的要求，而且成本低。詳細(xì)分析其工作原理，用Saber軟件進(jìn)行電路仿真。仿真結(jié)果表明該方法能使512 p／r分辨率的編碼器提高到6 144 p／r，在實(shí)際應(yīng)用中得到了驗(yàn)證。
關(guān)鍵詞：正余弦編碼器；倍頻；分辨率；Saber軟件

0 引言
    隨著自動(dòng)化技術(shù)的發(fā)展，各種傳感器廣泛應(yīng)用于數(shù)控機(jī)床，機(jī)器人等伺服控制系統(tǒng)的位置檢測(cè)。目前常用的是高分辨率的光電編碼器、旋轉(zhuǎn)變壓器、正余弦編碼器。與其他系統(tǒng)相比，在提高動(dòng)態(tài)特性方面，正余弦編碼器有獨(dú)特的優(yōu)勢(shì)。正余弦編碼器輸出正余弦波形的A通道和B通道反饋，通過(guò)硬件或者軟件方法求其相應(yīng)的角度。為了進(jìn)一步提高分辨率，通常采用電子學(xué)細(xì)分，來(lái)提高信號(hào)的重復(fù)頻率。電子學(xué)細(xì)分有軟件細(xì)分和硬件細(xì)分，軟件細(xì)分采用高速單片機(jī)，DSP、FPGA高速數(shù)字處理器件，結(jié)合細(xì)分算法實(shí)現(xiàn)。硬件細(xì)分有電阻鏈細(xì)分、空間細(xì)分、鎖相倍頻。也有軟件和硬件方法結(jié)合使用。采用軟件細(xì)分方法時(shí)，編碼器轉(zhuǎn)軸轉(zhuǎn)速波動(dòng)會(huì)影響其細(xì)分精度，系統(tǒng)的實(shí)時(shí)性達(dá)不到要求?；谝陨蠁?wèn)題，本文采用一種結(jié)構(gòu)簡(jiǎn)單并易于實(shí)現(xiàn)的硬件細(xì)分方法，將512刻線的正余弦編碼器的分辨率提高到6 144 p／r，并且轉(zhuǎn)換速率快，細(xì)分精度不受編碼器轉(zhuǎn)軸轉(zhuǎn)速波動(dòng)影響，成本低容易實(shí)現(xiàn)。

1 細(xì)分原理
    如圖1所示，在理想情況下，正余弦編碼器旋轉(zhuǎn)一周期輸出兩相正交的電壓信號(hào)(A相和B相)。

    上述A，B相電壓信號(hào)可以表示為：
    UA=Usinθ      (1)
    UB=Usin(θ+π／2)     (2)
    式中：U為正余弦編碼器輸出電壓信號(hào)幅值；θ為電壓信號(hào)相位角。
    其細(xì)分原理是選擇式(1)，式(2)中θp對(duì)應(yīng)的Up作為輸出計(jì)數(shù)脈沖的電壓參考點(diǎn)，當(dāng)輸入信號(hào)的幅值U≥Up時(shí)，則輸出計(jì)數(shù)脈沖。當(dāng)選擇不同的參考電壓時(shí)，編碼器轉(zhuǎn)過(guò)一定的角度并輸出固定的脈沖，將正余弦信號(hào)細(xì)分。
    其設(shè)計(jì)思想是：編碼器正余弦信號(hào)經(jīng)過(guò)電壓比較器，當(dāng)U≥Up時(shí)，電壓比較器輸出1，當(dāng)U<Up時(shí)，電壓比較器輸出0。每經(jīng)過(guò)一個(gè)Up，比較器便輸出一個(gè)計(jì)數(shù)脈沖。選擇p個(gè)不同的參考電壓，比較器便輸出p個(gè)不同的計(jì)數(shù)脈沖。由這p個(gè)計(jì)數(shù)脈沖便輸出一個(gè)p倍頻后的信號(hào)。本文要將信號(hào)細(xì)分12倍，則需要比較器輸出12個(gè)不同的計(jì)數(shù)脈沖，其方法是將2π分為12等份：
    [!--empirenews.page--]
    選擇偏置電壓是因?yàn)楸容^器的真實(shí)電壓并不能達(dá)到5 V，當(dāng)選擇供電電源為9 V時(shí)，信號(hào)輸入電壓也要偏置4．5 V才能取得良好的倍頻結(jié)果。使用Saber電路仿真軟件進(jìn)行電路仿真，最后得到經(jīng)過(guò)12倍頻后的信號(hào)Ap和Bp，如圖2～圖4所示。

2 電路邏輯分析
    在電路仿真圖中，用邏輯分析儀觀察比較器輸出的波形，正余弦細(xì)分電路中比較器的邏輯波形如圖5和圖6所示。

[!--empirenews.page--]
    經(jīng)過(guò)異或門(mén)后輸出12倍頻的計(jì)數(shù)脈沖[12XA]和[12XB]的邏輯表達(dá)式為：
   
    參考比較器波形圖和電路原理圖可知，信號(hào)經(jīng)過(guò)異或門(mén)后，每一周期輸出等分的12個(gè)脈沖，實(shí)現(xiàn)了12倍頻，其倍頻數(shù)與比較器個(gè)數(shù)一致。

3 結(jié)果分析
    搭建好硬件電路后，用示波器顯示，其波形如圖7所示。

    由圖7可以看出一個(gè)周期輸出了12個(gè)脈沖，達(dá)到了將信號(hào)12細(xì)分的目的。對(duì)比軟件細(xì)分方法，在動(dòng)態(tài)輸入條件下，該硬件細(xì)分方法有效提高了細(xì)分精度。軟件細(xì)分方法通常需要A／D采樣和角度計(jì)算。由于輸入信號(hào)的頻率不穩(wěn)定會(huì)導(dǎo)致A／D采樣中丟失部分輸入信號(hào)，或者A／D轉(zhuǎn)換器來(lái)不及轉(zhuǎn)換，使得數(shù)據(jù)得不到及時(shí)處理，影響編碼器輸出精度，也限制了編碼器的響應(yīng)速率。而采用該硬件細(xì)分方法可以有效解決上述問(wèn)題。使用比較器來(lái)實(shí)現(xiàn)信號(hào)倍頻，低倍頻時(shí)是一種很好的方案，結(jié)構(gòu)簡(jiǎn)單且易于實(shí)現(xiàn)，但是高倍頻時(shí)，需要使用的比較器個(gè)數(shù)增多，而且比較器還存在滯后問(wèn)題，這在實(shí)際應(yīng)用中是要注意的。圖8～圖10是正余弦編碼器6倍頻，10倍頻，12倍頻對(duì)比圖。[!--empirenews.page--]

4 電路原理圖
    用6片比較器LM339和5片異或門(mén)7486來(lái)搭建電路，實(shí)驗(yàn)用的電路板如圖11所示。

    該電路結(jié)構(gòu)簡(jiǎn)單，成本低，易于實(shí)現(xiàn)。由結(jié)果分析可知，隨著倍頻倍數(shù)的增加，比較器的滯后性越發(fā)明顯，因此不能為了追求高倍頻而無(wú)限制地使用比較器。

5 結(jié)論
    用該硬件細(xì)分方法實(shí)現(xiàn)的信號(hào)細(xì)分，電路結(jié)構(gòu)簡(jiǎn)單，成本低，讀數(shù)迅速，能達(dá)到動(dòng)態(tài)測(cè)量的要求。雖然隨著倍頻倍數(shù)的增加，比較器的滯后性會(huì)越明顯，但是在低倍頻時(shí)，還是一種比較好的方案，在提高正余弦編碼器方面比較實(shí)用，該方法通過(guò)仿真調(diào)試和實(shí)驗(yàn)，驗(yàn)證了該方案是可行的。