Direct Rambus DRAM的信號(hào)連接關(guān)系如圖所示。與DDR-SDRAM最大的不同在于信號(hào)線(xiàn)是漏極開(kāi)路輸出以及時(shí)鐘是以連續(xù)不斷的方式往復(fù)的。

圖 Direct Rambus DRAM的信號(hào)連接關(guān)系

異步DRAM、同步DRAM以及DDR-SDRAM等無(wú)論哪個(gè)輸出都是有極性輸出，是屬于在高電平時(shí)驅(qū)動(dòng)高電平的機(jī)制，而Direct Rambus DRAM利用漏極開(kāi)路輸出，可以對(duì)應(yīng)于快速操作。

另外，采用2個(gè)系統(tǒng)時(shí)鐘是處理時(shí)鐘相位偏移的對(duì)策，DDRSDRAM利用雙向的選通信號(hào)實(shí)施時(shí)鐘相位偏移的處理對(duì)策，而Direct Rambus DRAM預(yù)各了由DRAM向DRAM控制器方向的時(shí)鐘及由控制器向DRAM方向的時(shí)鐘兩個(gè)系統(tǒng)，通過(guò)改變讀操作與寫(xiě)操作時(shí)所利用的時(shí)鐘，實(shí)施時(shí)鐘相位偏移的處理對(duì)策，基本上采用了接近理想的處理方式。

圖的右上部是時(shí)鐘發(fā)生器，物理上放置于離DRAM控制器最遠(yuǎn)的DRAM的旁邊，從這里按順序給時(shí)鐘布線(xiàn)，到DRAM控制器處再折回到最遠(yuǎn)的DRAM處，結(jié)束布線(xiàn)。

在這兩個(gè)系統(tǒng)的時(shí)鐘輸人中，由DRAM向主機(jī)方向的稱(chēng)為CTM(Clock To Master);相反，由主機(jī)向DRAM方向的稱(chēng)為CFM(Clock From VaSTer)，以便于區(qū)分。讀操作時(shí)，也就是從DRAM輸出數(shù)據(jù)時(shí)，Direct Rambus DRAM與CTM時(shí)鐘同步輸出數(shù)據(jù)。如果時(shí)鐘與數(shù)據(jù)信號(hào)的布線(xiàn)長(zhǎng)度等相同，則時(shí)鐘與數(shù)據(jù)具有相同的延遲時(shí)間到達(dá)DRAM控制器，所以DRAM控制器可以與時(shí)鐘同步接受數(shù)據(jù)。

另一方面，當(dāng)向DRAM進(jìn)行寫(xiě)操作時(shí)，DRAM控制器與時(shí)鐘同步輸出數(shù)據(jù)，由于該數(shù)據(jù)是與作為由DRAM控制器向DRAM方向的時(shí)鐘CPM時(shí)鐘一起傳輸?shù)?，所以只要DRAM端能與CFM時(shí)鐘同步接受數(shù)據(jù)即可。