隨著集成電路規(guī)模的越來越大，如今的大規(guī)模芯片都集成了很多功能模塊，但是在實際的電路設計中我們又不可能把芯片所有的功能模塊(或者說接口)全部用上，因此總會有或多或少的管腳會“用不上”，那這些未用的管腳一般怎么處理呢?

對于未用管腳的處理，筆者是分三步走：

第一步：管腳分類

很多人一聽到分類就開始頭痛了，管腳的類型有那么多，接口的電平也不盡相同，怎么分類?

其實這里的分類只有簡單的一個依據(jù)，即管腳是屬于輸入還是輸出(Input or Output?)

哦，好像還有一類既是輸出又是輸入的Bidirectional，一般這一類管腳通常就當做輸出管腳來看待即可。

對于輸出管腳Output pin，除非芯片有特殊說明和要求之外，都是可以直接懸空處理的。

第二步：對照手冊

一般芯片的手冊對于管腳的使用都會有比較詳細的說明和要求，下面是Altera的FPGA手冊中對于三個input管腳處理的說明：

第四列中有明確的說明，對于DEV_CLRn和DEV_OE這個兩個管腳，不使用的情況下需要直接接地處理，而對于DATA[5:15]這一組信號，不使用的情況下可以懸空處理。

經(jīng)過第二步之后絕大多數(shù)的input管腳都有了合適的處理。那么問題來了，總會有那么一些input管腳，縱使找遍了手冊每一個角落，廠家也沒有給出一個合理的處置建議，那該怎么辦呢?

第三步：對照管腳功能做處理

上面第二步提到，對于一些廠家沒有給出處置建議的未用input管腳，可以按照管腳的功能來做一些原則上的處理動作：

一些時鐘輸入類功能的管腳，在不使用的情況下最好直接接地處理或者通過一個下拉電阻接地，防止管腳受到干擾影響芯片正常運行。

一些使能控制類的管腳，如果不使用，最好上下拉到一個固定的功能觸發(fā)電平，讓管腳有一個穩(wěn)定的參考電平輸入。

對于硬件配置類功能的管腳，在不使用的情況下也需要固定為高電平或者低電平，當然大多數(shù)的芯片內(nèi)部一般都有默認的上下拉匹配，也可以選擇懸空處理，但是如果是比較敏感的信號的話，外部一個強制的上下拉會可靠很多。

最后一個終極大招，對于極個別管腳在不確定的情況下，最好把上下拉電阻都預留，調試的時候可以根據(jù)實際表現(xiàn)來選擇是上拉還是下拉。