0引言

VHF頻段(短波)是電磁頻譜中使用密度較高的部分，包括通信、雷達(dá)、測(cè)控等系統(tǒng)均在該頻段內(nèi)有所出現(xiàn)，所以，各個(gè)領(lǐng)域均以短波接收機(jī)作為系統(tǒng)的前端。傳統(tǒng)設(shè)備一般通過(guò)天線和模擬前端設(shè)備完成信號(hào)的預(yù)處理，特別是當(dāng)數(shù)字處理設(shè)備和模擬前端設(shè)備距離較遠(yuǎn)時(shí)，還需要配置高功率放大設(shè)備以保證信號(hào)的長(zhǎng)距離傳輸。隨著數(shù)字芯片和設(shè)計(jì)技術(shù)的不斷進(jìn)步，這種體制可望被更為先進(jìn)合理的結(jié)構(gòu)所替代。

1短波全數(shù)字傳輸系統(tǒng)的整體結(jié)構(gòu)

由于短波頻段本身范圍有限(0～30 MHz)，實(shí)際使用時(shí)往往信號(hào)帶寬有限，如通信系統(tǒng)在短波頻段的典型帶寬為6．4 kHz。所以，模擬分機(jī)除了變頻外，還需要對(duì)信號(hào)進(jìn)行窄帶濾波處理。

傳統(tǒng)的短波接收系統(tǒng)結(jié)構(gòu)是由天線、模擬前端、功率放大器、數(shù)字后端等組成，其傳統(tǒng)結(jié)構(gòu)如圖1所示。

著數(shù)字集成芯片和電路設(shè)計(jì)技術(shù)的進(jìn)步，特別是高速高量化位數(shù)的ADC和DAC的成熟、高速SERDES芯片的出現(xiàn)、光纖傳輸模塊和FPGA等數(shù)字信號(hào)處理芯片的應(yīng)用，為這些關(guān)鍵技術(shù)構(gòu)建全數(shù)字的傳輸結(jié)構(gòu)提供了基本的支撐。

根據(jù)數(shù)字系統(tǒng)的能力和特點(diǎn)，使用先進(jìn)的數(shù)字芯片和技術(shù)，可以構(gòu)架一種先進(jìn)的短波全數(shù)字傳輸結(jié)構(gòu)，圖2所示就是一種全數(shù)字的傳輸結(jié)構(gòu)。

圖2中，模擬器件和設(shè)備的比重大為降低，數(shù)字器件基本上都可從天線后介入到系統(tǒng)，保留低噪放器件的目的主要是為了保證接收機(jī)合理的噪聲系數(shù)，同時(shí)也提升信號(hào)電平，以保證小信號(hào)能夠被放大到ADC的有效采樣電平范圍之內(nèi)。

高速高量化位數(shù)的ADC為系統(tǒng)的帶內(nèi)數(shù)據(jù)采集、系統(tǒng)動(dòng)態(tài)范圍和靈敏度提升提供了保證。

ADC后的數(shù)字信號(hào)可以通過(guò)SERDES結(jié)構(gòu)進(jìn)入光模塊，并將其轉(zhuǎn)換為光信號(hào)后通過(guò)光纖介質(zhì)進(jìn)行高速、長(zhǎng)距離和低誤碼率的傳輸。

FPGA為寬帶內(nèi)的信號(hào)處理提供了數(shù)字硬件平臺(tái)，通過(guò)成熟的數(shù)字信號(hào)處理算法和硬件設(shè)計(jì)技術(shù)，就可以輕松的實(shí)現(xiàn)數(shù)字信號(hào)下的信號(hào)變頻和濾波處理。

2高速大量化位數(shù)的ADC

AD公司(Analog Device)推出的AD9268就是一款可以滿足系統(tǒng)需求的高速高量化位數(shù)的ADC。

圖3所示是AD9268芯片的功能結(jié)構(gòu)框圖。該器件對(duì)于雙路雙通道輸入信號(hào)可以并行進(jìn)行高速的采樣量化，顯然，當(dāng)輸入為正交I、Q信號(hào)時(shí)，它可以在采樣率不變的條件下，獲得更高的信號(hào)無(wú)失真帶寬。

該器件的數(shù)字信號(hào)量化數(shù)據(jù)位為16 bit，同源時(shí)鐘和信號(hào)以差分線的形式輸出，從而保證了輸出信號(hào)優(yōu)良的信號(hào)完整性。

芯片通過(guò)SPI接口進(jìn)行工作模式參數(shù)寄存器的配置。值得一提的是，該芯片還提供有多片之間的同步接口，這就為系統(tǒng)進(jìn)行多通道的信號(hào)測(cè)向處理做好了伏筆。

AD9268的主要技術(shù)指標(biāo)如表1所列。通過(guò)表1可見，該芯片的主要指標(biāo)十分出色，能夠滿足復(fù)雜信號(hào)條件下的信號(hào)接收。使用該芯片足以實(shí)現(xiàn)系統(tǒng)對(duì)短波頻段的采樣完全覆蓋。

AD9268芯片的管腳兼容CMOS/LVDS/LVPECL等電平。模擬、數(shù)字均使用1．8 V供電。芯片典型功耗為750 mW，實(shí)驗(yàn)室測(cè)試最大功耗為875 mW。

3時(shí)鐘產(chǎn)生單元

對(duì)于光纖通信系統(tǒng)來(lái)說(shuō)，數(shù)據(jù)時(shí)鐘的準(zhǔn)確性和穩(wěn)定性是十分重要的，試驗(yàn)證明，它會(huì)直接影響信號(hào)傳輸?shù)恼`碼率。ICS8442是由ICS (Inte-grated Circuit Systems，Ine)推出的一款具有很好頻綜性能的集成芯片。

ICS8442芯片的主要功能是將普通晶振的時(shí)鐘信號(hào)轉(zhuǎn)換為高穩(wěn)定的差分電平時(shí)鐘信號(hào)。輸出頻率范圍從31．25 MHz～700 MHz。

圖4所示是ICS8442的內(nèi)部結(jié)構(gòu)框圖。該芯片可對(duì)輸入時(shí)鐘進(jìn)行相位鎖定和頻率綜合，并可通過(guò)控制接口實(shí)現(xiàn)不同輸出電平制式的切換。

輸出頻率可通過(guò)控制寄存器M、N進(jìn)行設(shè)置，ICS8442使用3．3 V電源，最大功耗為500 mW。

5數(shù)字信號(hào)處理系統(tǒng)

數(shù)字信號(hào)處理是全數(shù)字接收系統(tǒng)的核心，而數(shù)字可編程器件是算法實(shí)現(xiàn)的基礎(chǔ)，F(xiàn)PGA與其高度硬件化的實(shí)現(xiàn)方式和對(duì)高層設(shè)計(jì)語(yǔ)言的支持，使得算法硬件實(shí)現(xiàn)的距離縮短了許多。目前，F(xiàn)PGA已經(jīng)成為業(yè)界主流的數(shù)字硬件平臺(tái)。

對(duì)于全數(shù)字的傳輸結(jié)構(gòu)來(lái)說(shuō)，F(xiàn)PGA是實(shí)現(xiàn)傳統(tǒng)處理中模擬前端變頻濾波的主要單元。

5．1 數(shù)字下變頻

數(shù)字下變頻(DDC)是數(shù)字信號(hào)處理中的一種基本處理單元，其數(shù)學(xué)表達(dá)式如下：

其中，x(t)為輸入信號(hào)，f0為數(shù)字本振頻率，f(t)為低通濾波器。其物理模型的結(jié)構(gòu)如圖5所示。

由上述分析可見，對(duì)于超外差接收體制的信號(hào)處理來(lái)說(shuō)，DDC完全可以代替?zhèn)鹘y(tǒng)的模擬信道變頻濾波處理。

5．2 信號(hào)抽取濾波

采樣率變換是信號(hào)處理中經(jīng)常遇到的操作。當(dāng)信號(hào)的采樣率遠(yuǎn)大于其奈奎斯特采樣率時(shí)，對(duì)于信號(hào)進(jìn)行降采樣率操作是十分必要的，這對(duì)于芯片的工作穩(wěn)定性和功耗都十分重要。該方式的數(shù)學(xué)表示為：

其中[ ]為取整操作，N為抽取倍數(shù)，f(n)表示抗混疊濾波器的通帶最大為原信號(hào)的1/N。經(jīng)過(guò)抽取后的信號(hào)自身頻率不變，但采樣率變?yōu)樵瓉?lái)的l/N。

6結(jié)束語(yǔ)

通過(guò)以上分析和介紹，可以看到，通過(guò)使用新近的數(shù)字集成芯片及數(shù)字設(shè)計(jì)技術(shù)可以很好地實(shí)現(xiàn)和改善傳統(tǒng)體制的設(shè)備，并獲得很好的性能。

首先，更多地使用數(shù)字技術(shù)可以有效地降低設(shè)備的體積、功耗和成本；其次，數(shù)字體制的傳輸可以保證很低的誤碼率，而不會(huì)因?yàn)閭鬏敒槠鋷?lái)額外的信噪比損失；再次，由于距離對(duì)光纖體制傳輸?shù)挠绊懞苄?，所以，一般根?jù)傳輸距離更換或調(diào)整光模塊的發(fā)射功率，就可以滿足要求；最后，數(shù)字處理可以滿足不同體制的需求，濾波器等設(shè)計(jì)可以動(dòng)態(tài)更新。而在硬件資源足夠的條件下，完全可以完成同時(shí)多通
道的處理。

從一些國(guó)內(nèi)外的資料和報(bào)告來(lái)看，全數(shù)字的傳輸結(jié)構(gòu)已經(jīng)用于工程設(shè)計(jì)，并在一些專項(xiàng)題目和探索研究中取得了很好的效果。

作者：趙 研，苑蕾

（中國(guó)電子科技集團(tuán)第54研究所，河北 石家莊 050081）