系統(tǒng)設(shè)計(jì)師必須考慮加電和斷電期間芯核電源和I/O源之間的定時(shí)差和電壓差(換言之，就是電源定序)問(wèn)題。當(dāng)電源定序不當(dāng)時(shí)，就有可能發(fā)生閉鎖失靈或電流消耗過(guò)大的現(xiàn)象。如果兩個(gè)電源加到芯核接口和I/O接口上的電位不同時(shí)，就會(huì)出現(xiàn)觸發(fā)閉鎖。定序要求不相同的FPGA和其他元件會(huì)使電源系統(tǒng)設(shè)計(jì)更加復(fù)雜化。為了排除定序問(wèn)題，你應(yīng)當(dāng)在加電和斷電期間使芯核電源和I/O電源之間的電壓差最小。圖1所示的電源將3.3V輸入電壓調(diào)節(jié)到1.8V芯核電壓，并在加電和斷電期間跟蹤3.3V I/O電壓，以使兩電源線之間的電壓差最小。

圖1所示電源包含IC1和IC2兩塊IC，它們分別是TPS2034電源開(kāi)關(guān)和TPS54680降壓型開(kāi)關(guān)穩(wěn)壓器。IC1產(chǎn)生IC2在起動(dòng)期間跟蹤的慢斜坡電壓。6ms的斜坡時(shí)間可使加到電源開(kāi)關(guān)大電容和電源輸出端的涌入電流降到最小值。慢斜坡電壓能使FPGA吸收的瞬態(tài)電流最小。電源開(kāi)關(guān)TPS2034確保在IC2具有足夠大的偏置電壓運(yùn)作并產(chǎn)生芯核電壓之前，I/O電壓不會(huì)加到負(fù)載上。假如J1的輸入電壓為3.3V，則J2連接器上的電壓浮動(dòng)就會(huì)使IC1起動(dòng)。I/O電源電壓J3就慢慢上升，直到達(dá)到3.3V為止。由于I/O電壓上升，芯核的電源電壓相應(yīng)升高，直到1.8V為止(圖2)。TPS54680的TRACKIN引腳內(nèi)包含有一個(gè)模擬多路轉(zhuǎn)換器，以便實(shí)現(xiàn)跟蹤功能。在加電和斷電期間，當(dāng)TRACKIN引腳上的電壓低于0.891V內(nèi)部基準(zhǔn)電壓時(shí)，TRACKIN引腳上的電壓就連接到誤差放大器的非倒相節(jié)點(diǎn)。當(dāng)TRACKIN引腳電壓低于0.891V時(shí)，該引腳就能有效地起開(kāi)關(guān)穩(wěn)壓器的基準(zhǔn)作用。連接TRACKIN引腳的R3和R4電阻分壓器必須等于反饋補(bǔ)償回路中的R1和R2分壓器，才能在加電和斷電期間以最小的電壓差進(jìn)行跟蹤。TPS2034具有37mΩ的導(dǎo)通電阻，并能提供2A那么大的輸出電流。

TPS54680是一種同步降壓型穩(wěn)壓器，內(nèi)含2只30mΩ的MOSFET。因?yàn)門PS54680能提供和吸收6A那么大的負(fù)載電流，效率在90%以上，所以其輸出在斷電期間可跟蹤另一電源線。當(dāng)IC1因J2與地短路而不起作用時(shí)，I/O電源電壓下降，一旦I/O電壓下降到低于芯核電壓時(shí)，芯核電壓隨之下降(圖3)。典型的情況是，肖特基二極管與一個(gè)雙電源的輸出端相連接，以便在斷電期間對(duì)芯核電源和I/O電源之間的電壓差進(jìn)行鉗位，但是大多數(shù)設(shè)備不需要肖特基二極管和圖1所示的電源電路。使用這種電源設(shè)計(jì)，就可去除閉鎖電位并減小FPGA起動(dòng)瞬態(tài)電流，從而可減少元件數(shù)量，提高可靠性。

圖1 這種電源定序電路可消除閉鎖問(wèn)題，并可減少FPGA起動(dòng)瞬態(tài)電流。

圖2 當(dāng)I/O電源電壓下降時(shí)，芯核電壓相應(yīng)減小。

圖3 當(dāng)I/O電源電壓平穩(wěn)地向3.3V上升時(shí)，芯核電壓則鉗位于1.8V。