目前，視頻監(jiān)控已步入了全數(shù)字化的多媒體網(wǎng)絡(luò)時(shí)代，在這一開(kāi)發(fā)背景下，文章詳細(xì)介紹了基于VW2010編解碼芯片、FPGA和嵌入式CPU設(shè)計(jì)的嵌入式MPEG-4 DVR監(jiān)控系統(tǒng)的設(shè)計(jì)方式，并在此基礎(chǔ)上進(jìn)一步介紹了VW2010芯片的應(yīng)用。
　　　

1引言

　　隨著網(wǎng)絡(luò)帶寬、計(jì)算機(jī)處理能力和存儲(chǔ)容量的快速提高，以及如MPEG-4、H.264等各種視頻編碼技術(shù)的涌現(xiàn)，從而使嵌入式DVR網(wǎng)絡(luò)監(jiān)控系統(tǒng)得以迅速發(fā)展與普及。

　　MPEG-4標(biāo)準(zhǔn)[1]采用基于對(duì)象的編碼理念，支持內(nèi)容的可分級(jí)性，并具有基于內(nèi)容的交互性、高效的壓縮性和通用的訪問(wèn)性等特點(diǎn)。MPEG-4提供了易出錯(cuò)環(huán)境的魯棒性，來(lái)保證其在許多無(wú)線和有線網(wǎng)絡(luò)及存儲(chǔ)介質(zhì)中的應(yīng)用。因此，在嵌入式多媒體網(wǎng)絡(luò)監(jiān)控系統(tǒng)中采用MPEG-4視頻壓縮技術(shù)不僅能夠獲得其在視頻處理方面的諸多優(yōu)勢(shì)，而且有利于網(wǎng)絡(luò)的實(shí)時(shí)傳輸及硬盤(pán)存儲(chǔ)，實(shí)現(xiàn)真正意義上的網(wǎng)絡(luò)遠(yuǎn)程實(shí)時(shí)監(jiān)控。

　　文章針對(duì)實(shí)際需求，提出了采用VW2010編解碼芯片為核心的嵌入式MPEG-4 DVR監(jiān)控系統(tǒng)的設(shè)計(jì)方案，詳盡介紹了系統(tǒng)的設(shè)計(jì)原理和VW2010芯片的應(yīng)用。此次設(shè)計(jì)結(jié)合了高效的音視頻處理技術(shù)、大容量的信息存儲(chǔ)技術(shù)、網(wǎng)絡(luò)傳輸技術(shù)以及低功耗高穩(wěn)定性的嵌入式技術(shù)于一身，是當(dāng)代安防領(lǐng)域的新應(yīng)用，在高端視頻監(jiān)控領(lǐng)域具有較廣闊的應(yīng)用前景。

　　2 DVR系統(tǒng)硬件設(shè)計(jì)原理

　　2.1 系統(tǒng)組成

　　由圖1系統(tǒng)實(shí)現(xiàn)框圖所示，系統(tǒng)框圖中藍(lán)色虛線為I2C總線，黑色粗線為地址數(shù)據(jù)和控制總線。系統(tǒng)硬件核心由：VW2010編解碼芯片[2]、AT91RM9200嵌入式CPU[3]，以及EP1C6 FPGA處理芯片[4]構(gòu)成。整個(gè)系統(tǒng)共分5大功能模塊，分別為：視頻前端解碼A/D轉(zhuǎn)換模塊、視頻預(yù)處理及后處理FPGA模塊、MPEG-4編碼和解碼模塊、主控制芯片AT91RM9200模塊、視頻后端編碼D/A轉(zhuǎn)換模塊。

　　視頻前端解碼A/D轉(zhuǎn)換模塊：

　　視頻前端解碼A/D轉(zhuǎn)換模塊選用SAA7115（一路實(shí)時(shí)或兩路分時(shí)）或者TW2824（四路實(shí)時(shí)）視頻解碼芯片來(lái)實(shí)現(xiàn)視頻信號(hào)采集，并對(duì)采集獲得的視頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換。然后向視頻預(yù)處理及后處理FPGA模塊輸出ITU-R.BT.656標(biāo)準(zhǔn)的8bitYUV數(shù)字視頻信號(hào)，以及所需的8bit的VBI信號(hào)。SAA7115和TW2824可分別由主控制CPU或VW2010芯片通過(guò)I2C總線進(jìn)行控制。當(dāng)在視頻預(yù)處理及后處理FPGA模塊中進(jìn)行特殊圖像處理時(shí)，由主控制CPU采用I2C總線模式進(jìn)行控制；當(dāng)無(wú)需特殊處理時(shí)，可把視頻預(yù)處理及后處理FPGA模塊視為直通數(shù)據(jù)傳輸通道，此時(shí)可由VW2010芯片自帶的ICI總線模式直接對(duì)其進(jìn)行控制。

圖1 MPEG-4 DVR系統(tǒng)實(shí)現(xiàn)框圖

　　視頻預(yù)處理及后處理FPGA模塊：

　　視頻預(yù)處理及后處理FPGA模塊采用Cyclone-EP1C6芯片進(jìn)行視頻圖像的特殊處理以及系統(tǒng)所需的時(shí)序生成。由主控制CPU通過(guò)I2C總線和系統(tǒng)控制總線對(duì)其實(shí)現(xiàn)的功能邏輯進(jìn)行直接控制。該模塊主要實(shí)現(xiàn)三個(gè)功能