日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁 > 嵌入式 > 嵌入式硬件

距離測量是測試技術(shù)中的一項基本測試技術(shù),其幾乎貫穿于工程實踐的每個領(lǐng)域。在軍事航天領(lǐng)域,由于其特殊的需求,對測距系統(tǒng)的量程、實時性和精度要求越來越高,而擴(kuò)頻測距由于其抗干擾能力強(qiáng)、精度高、作用范圍廣、隱蔽性好、適應(yīng)性強(qiáng)、全天候等優(yōu)勢,在測距系統(tǒng)中得到了重視。
擴(kuò)頻測距也稱偽碼測距,它是采用一個較長周期的PN碼序列作為發(fā)射信號,將它與目標(biāo)反射或轉(zhuǎn)發(fā)回來的PN碼序列的相位進(jìn)行比較,即比較兩個碼序列相差的碼片數(shù),從而看出其時間差,換算出發(fā)射機(jī)與目的地之間的距離。如果碼片選得很窄,即碼速率做得很高,那么就可以完成高精度的測距。但隨著碼速率的提高和碼周期的加長,傳統(tǒng)的捕獲時間將達(dá)到不可容忍的地步,所以需要考慮快速捕獲算法。
由擴(kuò)頻碼的自相關(guān)函數(shù)可知,只有在t’=(t-τ)時,擴(kuò)頻解調(diào)輸出V(t)的信號最大。根據(jù)τ就能算出兩地的距離,c為電磁波傳播速度。
由于計算兩序列的自相關(guān)函數(shù)需要用循環(huán)卷積代替自相關(guān)函數(shù)來計算擴(kuò)頻測距系統(tǒng)中的碼片偏移,可以節(jié)省運算時間(大約為1/114),加快捕獲過程。設(shè)x(n),y(n)分別為現(xiàn)有發(fā)射PN碼與反射回來的PN碼,序列長度為N,對它們分別做N點FFT,記

可知R(m)為現(xiàn)有發(fā)射PN碼與反射回來的PN碼之間的相關(guān)值序列,長度為N,可知當(dāng)R(m)中最大值的序列號減1即為碼片差。

1 仿真方案設(shè)計
首先由m序列發(fā)生器產(chǎn)生出兩路序列長度為N的PN碼,其中一路經(jīng)過延時模塊以后與另一路分別進(jìn)入FFT模塊進(jìn)行FFT運算,將進(jìn)行FFT后的兩組數(shù)據(jù)運算后進(jìn)入IFFT模塊得出序列組,由序列組得出兩路序列之間的碼片偏移數(shù),從而算出其時延。系統(tǒng)總體框圖如圖1所示。



2 主要模塊仿真結(jié)果
2.1 PH碼產(chǎn)生模塊
本設(shè)計選取的PN碼為63位,本征多項式為x6+x+1。該P(yáng)N碼產(chǎn)生器由VHDL語言編寫,其仿真結(jié)果如圖2所示。


2.2 FFT轉(zhuǎn)換模塊
該模塊是本設(shè)計的核心模塊,由輸入緩沖器、FFT運算器、控制器構(gòu)成,完成對數(shù)據(jù)的FFT變換。將PN碼發(fā)生器產(chǎn)生的數(shù)據(jù)存入輸入緩沖器中,在控制器的控制下,F(xiàn)FT運算模塊從輸入緩沖器中讀取出數(shù)據(jù)值進(jìn)行FFT變換,然后得出輸出數(shù)據(jù)。圖3所示為FFT模塊的輸入輸出關(guān)系。fft_imag_out,fft_real_out分別為輸出數(shù)據(jù)的實部、虛部和修正因子,m_soutoe_sop為輸出數(shù)據(jù)的起始位。

2.3 計算模塊
設(shè)兩路信號進(jìn)行FFT后的數(shù)據(jù)為

可見對進(jìn)行FFT變換后需要進(jìn)行的運算處理其實質(zhì)是一個乘加,一個乘減和一個加法運算,其中乘加運算仿真結(jié)果如圖4、圖5所示。


2.4 判斷模塊
判斷模塊的主要功能是對IFFT后的序列的最大值進(jìn)行判斷,得出其最大值所在的序列號減1就為其碼片差τ。clk為時鐘信號,rest為開始信號,data_in為輸入數(shù)據(jù),data_out為輸入數(shù)據(jù)data_in中最大值所在的序列號減1。圖6為判斷模塊仿真結(jié)果。

2.5 系統(tǒng)總設(shè)計圖及仿真結(jié)果
本設(shè)計采用自頂向下的設(shè)計方法,利用VHDL語言描述出擴(kuò)頻測距快速捕獲的各個功能模塊。圖7所示為總體仿真結(jié)果,圖中fft_imag_ outf,fft_real_outf為ifft后的數(shù)據(jù),data_out為輸出數(shù)據(jù),由此可見,仿真結(jié)果與設(shè)定的τ=3一樣,驗證了本設(shè)計的可行性。


3 結(jié)束語
采用FFT代替自相關(guān)函數(shù)計算擴(kuò)頻系統(tǒng)中的碼片偏移可節(jié)省硬件計算時間。經(jīng)過硬件的優(yōu)化設(shè)計與仿真,在Altera Straix II系列FPGA上,時鐘頻率達(dá)到109.1 MHz,捕獲時間和計算時間大約在2μs,捕獲時間提高。此外,由于擴(kuò)頻技術(shù)可以極大地抑制突發(fā)干擾和脈沖干擾,所以擴(kuò)頻測距比起傳統(tǒng)的測距方法,如激光測距,超聲測距等方法能適用于更惡劣的環(huán)境,如衛(wèi)星測控,而由于使用快速捕獲技術(shù),可進(jìn)一步提高實時性,在對測距實時性要求更高的引信技術(shù)中也可以采用。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國,上?!?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測實驗室生態(tài)體系。該實驗室是首個獲得美國國家標(biāo)準(zhǔn)協(xié)會認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

在工業(yè)自動化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨特的“飛過處理”機(jī)制,已成為實時控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個從站時,硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計流程中,硬件與軟件的“割裂”往往是導(dǎo)致項目延期的元兇。當(dāng)RTL代碼還在仿真階段時,軟件團(tuán)隊只能基于指令集模擬器(ISS)進(jìn)行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實硬件的時序細(xì)節(jié)。此時,F(xiàn)PGA原型驗...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實時性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過"前端FPGA...

關(guān)鍵字: 邊緣計算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺。然而,面對1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實現(xiàn)數(shù)字信號處理(DSP)算法時,DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運算(MAC)的優(yōu)化實現(xiàn),分享流水線設(shè)計與資源復(fù)用的實用技巧,幫助開發(fā)者在有限資源下實現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們試圖通過OpenCL將FPGA納入統(tǒng)一計算平臺時,一個巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計遷移至FPGA平臺,絕非簡單的“復(fù)制粘貼”。ASIC設(shè)計追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計中,DSP48E2 Slice絕非僅僅是一個簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA

在浩瀚宇宙中,高能粒子如隱形的子彈,時刻轟擊著航天器的電子核心。對于FPGA而言,單粒子翻轉(zhuǎn)(SEU)可能導(dǎo)致邏輯狀態(tài)突變,引發(fā)災(zāi)/難性后果。此時,三模冗余(TMR)技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”,它通過硬件代價換取極...

關(guān)鍵字: 抗輻射加固設(shè)計 FPGA 三模冗余
關(guān)閉