隨著雷達技術的不斷進步，具有顯著優(yōu)點的相控陣雷達成為現(xiàn)代雷達的主流技術。由于相控陣雷達設備量越來越大，機內測試控制系統(tǒng)的研制開發(fā)越來越被重視。而雷達供電電源系統(tǒng)作為雷達上各分系統(tǒng)的動力核心，對雷達各分系統(tǒng)的可靠工作起著至關重要的作用。供電電源狀態(tài)的好壞與用電設備的工作狀態(tài)息息相關。

當一個復雜的雷達系統(tǒng)出現(xiàn)故障時，總體希望從電源監(jiān)控系統(tǒng)巾獲得的信息充分可靠，該信息即可以判定電源系統(tǒng)工作狀態(tài)，也能夠洞察用電設備的工作狀態(tài)是否正常。因此，對電源系統(tǒng)的監(jiān)控管理勢在必行。采用先進的電源監(jiān)控技術可以對電源系統(tǒng)的工作狀態(tài)進行實時監(jiān)控、數(shù)字信息交換、故障記錄顯示等。這樣，可以提高系統(tǒng)的技術性能，降低操作人員和維護人員的技能要求，提高系統(tǒng)的可靠性，減少系統(tǒng)故障的平均維修時間，對設備量大的機載相控陣雷達顯得更為重要。

本文介紹一種基于嵌入式單片機的串行內總線電源監(jiān)控系統(tǒng)，作為一個分機節(jié)點，可以很方便地加入到雷達機內測試控制系統(tǒng)的總線中，有效地實現(xiàn)對電源系統(tǒng)的控制和監(jiān)測。

1 電源監(jiān)控系統(tǒng)的硬件組成

機載雷達電源監(jiān)控系統(tǒng)由一臺電源監(jiān)控主機和8臺電源監(jiān)控分機組成，與其他分系統(tǒng)掛接在機內測試控制系統(tǒng)的總線上。

圖1所示為電源監(jiān)控系統(tǒng)和機內測試控制系統(tǒng)以及其他分系統(tǒng)之間的連接關系。其中M0為機內測試控制系統(tǒng)的主處理機，通過RS-422串行總線的接口方式，與電源監(jiān)控系統(tǒng)和其他分系統(tǒng)進行數(shù)據(jù)的傳輸。其中電源監(jiān)控主機一方面與機內測試控制系統(tǒng)的主處理機M0進行通信，接收M0發(fā)來的各種控制命令，轉發(fā)給各個電源監(jiān)控分機；另一方面，將各個電源監(jiān)控分機采集來的各個電源的工作狀態(tài)數(shù)據(jù)處理后傳送給主處理機M0。電源監(jiān)控主機和監(jiān)控分機之間的接口同樣采用RS-422串行總線方式。

1.1 電源監(jiān)控主機的硬件設計

由圖1可知，電源監(jiān)控主機既要與上位機M0通信，又要與8臺電源監(jiān)控分機進行通信。這就要求電源監(jiān)控主機至少能夠提供2個串行通信口。大部分MSC-51系列的單片機只有1個串行口，必須對其進行擴充，有幾種方案可以選擇：

a) 方案1：采用2片單片機M1和M2，各自有一個串行口，M1的串行口與上位機M0通信，M2的串行口與各個電源監(jiān)控分機通信，M1與M2之間采用并行口傳送數(shù)據(jù)。

b) 方案2：同方案1，只是M1與M2之間采用雙幾RAM來交換數(shù)據(jù)。

c) 方案3：選取具有2個獨立串行口的CPU，一個與上位機M0通信，另一個與8個下位機通信，在CPU內部RAM完成數(shù)據(jù)交換。

分別對這3個方案做了試驗并進行比較。方案1成本低，但軟件較復雜，中斷多，易發(fā)生沖突，數(shù)據(jù)有丟失現(xiàn)象；方案2數(shù)據(jù)通信可靠性好，但是軟硬件設計都比較復雜；方案3軟硬件設計簡單，數(shù)據(jù)交換可靠性高，但是成本略高。

綜合各方面因素，本文采用方案3。電源監(jiān)控主機采用Cygnal公司的C8051F021單片機作為主控CPU，它是Cygnal公司開發(fā)的全集成混合信號在片系統(tǒng)單片機系列中功能比較齊全的一款。SOC(在片系統(tǒng))是一個全新的概念，是隨著半導體技術的不斷發(fā)展、集成度越來越高、對嵌入式控制技術的可靠性要求越來越高而產生的。

C8051F021片內資源包括：32個通用數(shù)字I／O端口、64kB的Flash存儲器、4352B的RAM、8通道12位和8通道10位的A／D轉換器、2個12位D／A轉換器、2個模擬量比較器、5個通用定時器和PCA(可編程計數(shù)器陣列)。另外，還具有外部數(shù)據(jù)存儲器接口、SMBus／I2C總線、SPI總線、2路UART總線、片內電源監(jiān)視、片內溫度監(jiān)視、片內看門狗定時器和片內時鐘源等。以上數(shù)字資源接口都可根據(jù)設計需要進行選擇，然后利用片內交叉開關分配到相應的I／O端口，未使用的資源將不占用通用I／O端口，這種方法既有利于資源的靈活配置，又有利于資源的充分利用，使芯片的通用性獲得極大的提高。

在強大而豐富的片內資源的支持下，C8051F021還具有以下主要特點：

a) 高速的與MCS-51指令系統(tǒng)完全兼容的微控制器內核CIP-51，采用流水線結構，其70％的指令在1～2個系統(tǒng)時鐘周期內完成，在25 MHz內部時鐘下，指令最快執(zhí)行速度可高達25 MIPS(百萬條指令每秒)。

b) 大容量的Flash存儲器，可實現(xiàn)在線編程和用于非易失性數(shù)據(jù)的存儲，存儲器可按512 B為一扇區(qū)編程，且不需特殊的片外編程電壓。

c) 片內的JTAG仿真電路提供全速、非侵占式(即不使用在片資源)的電路仿真，可以很方便實現(xiàn)斷點、單步觀察點、運行和停止等調試命令，且支持存儲器和寄存器的在線校驗和修改，開發(fā)效率大大提高。

d) 內部有2個全雙工的異步串行口UART0和UART1，它們除了具有標準串行口的功能外，還具有幀錯誤監(jiān)測和地址識別硬件，還有一個完全符合系統(tǒng)管理總線標準的串行接口SMBus和一個SPI(串行外設接口)，這些串行總線都完全由硬件實現(xiàn)且都可以產生中斷，不共享定時器、中斷或I／O端口，因此可以同時使用所有的串行口。

本系統(tǒng)中的電源監(jiān)控主機充分利用了C8051F021內部的各種資源，特別是利用它的2個異步串行口可以很方便地完成與上位機(主處理機M0)的數(shù)據(jù)交換和與監(jiān)測各個電源的8臺電源監(jiān)控分機的數(shù)據(jù)交換。其硬件電路設計比較簡單，結構圖略。

1.2 電源監(jiān)控分機的硬件設計

本系統(tǒng)中有8臺監(jiān)控分機，分別集成在8臺電源機箱中，通過RS-422串行總線方式與監(jiān)控主機接口。每臺監(jiān)控分機主要完成對各自電源工作狀態(tài)的監(jiān)測，記錄包括開／關機狀態(tài)、輸入過壓／欠壓、輸出過壓／欠壓、輸入過流、過溫、輸入缺相等狀態(tài)。監(jiān)控分機定時采集這些狀態(tài)值并保存在RAM中，當監(jiān)控主機接收到主處理機M0發(fā)來的查詢命令后，通過與監(jiān)控分機進行多機通信，將各個電源分機的狀態(tài)值上傳給M0，由M0進行分析處理?？紤]到器件的環(huán)境適應性，電源監(jiān)控分機的CPU采用Intel公司的MCS-51系列單片機中的MD8751芯片，其內含4 kB EPROM，無需進行片外擴展。

圖2所示為電源監(jiān)控分機硬件的結構框圖。

2 多機通信過程

本系統(tǒng)中，電源監(jiān)控主機與8臺電源監(jiān)控分機通過RS-422，串行總線接口進行多機通信。電源監(jiān)控分機的CPU中包含1個標準的異步傳輸串行口(UART)，而電源監(jiān)控主機的CPU是包含2個功能完全相同的UART，它們除了具有8051標準串行口的功能外，還具有幀錯誤檢測和地址識別硬件，稱為增強型UART。為了提高監(jiān)控主機與監(jiān)控分機串行口之間的兼容性，設置監(jiān)控主機CPU的UART工作在標準型。監(jiān)控主機和監(jiān)控分機的UART接口分別通過一對RS-422的差分發(fā)送器DS26LS31和差分接收器DS26LS32進行數(shù)據(jù)的傳輸。通信過程中監(jiān)控主機的發(fā)送門和接收門始終打開，而監(jiān)控分機的接收門始終打開，而發(fā)送門由某指定信號控制。

在MCS-51系列單片機中，串行口工作在方式2或方式3，通過使用第9數(shù)據(jù)位可以支持一臺主處理器與1個或多個從處理器之間的多機通信。當主機想發(fā)送數(shù)據(jù)給多個從機中某個時，它先發(fā)送一個用于選擇目標的地址字節(jié)。地址字節(jié)與數(shù)據(jù)字節(jié)的區(qū)別是：地址字節(jié)的第9位為邏輯1，數(shù)據(jù)字節(jié)的第9位總是設置為邏輯0。主機發(fā)送的地址信息可以被各從機接收，而主機發(fā)送的數(shù)據(jù)信息只能被指定從機接收，從機之間不能直接通信。從機利用串行口控制寄存器SCON中的SM2位來控制地址和數(shù)據(jù)幀的接收。主機與多個從機之間異步通信過程如下：

a) 使所有從機的SM2位置1處于只接收地址幀的狀態(tài)。

b) 主機先發(fā)送一幀地址信息，其中8位地址，第9位為地址／信息的標志位，該位置1表示該幀為地址信息，否則為數(shù)據(jù)信息。

c) 當從機接收到地址幀后，各自將接收的地址與本機的地址比較。只有地址相符的那個從機，使SM2位清零，準備接收主機隨后發(fā)來的信息；其余地址不符的從機，保持SM2=1，繼續(xù)監(jiān)聽地址幀。

d) 主機收到從機的應答信號后，如果地址相符，準備好數(shù)據(jù)信息，向從機發(fā)送數(shù)據(jù)或命令；如果地址不符，發(fā)復位信號，準備下一次的尋址過程。

e) 接著主機向從機發(fā)送約定長度的數(shù)據(jù)，發(fā)送結束后，發(fā)送一幀校驗和，并等待接收從機回送的校驗和。

f) 若校驗和正確，主機發(fā)送停止位，要求從機復位，完成與該分機通信；若不正確，則要求重發(fā)一次。

g) 從機收到復位命令后置SM2=1，回到監(jiān)聽地址幀狀態(tài)。

3 軟件設計

由于機載環(huán)境對程序空間、時間要求高，要求數(shù)據(jù)采集、處理速度快，本文采用匯編語言進行軟件設計。機內測試控制系統(tǒng)的主處理器M0要求每隔50 ms刷新系統(tǒng)的所有狀態(tài)數(shù)據(jù)，因此M0需要定時發(fā)送命令給各分系統(tǒng)，以獲取最新的各系統(tǒng)狀態(tài)數(shù)據(jù)。電源監(jiān)控系統(tǒng)中的監(jiān)控主機根據(jù)M0發(fā)來的命令進行相應的操作。

如果接收的是控制命令(即開關機命令)，監(jiān)控主機立即將該命令轉發(fā)各個監(jiān)控分機，控制各個電源的開關操作。如果接收的是查詢命令，監(jiān)控主機將緩沖內存中的各個分機的狀態(tài)值發(fā)送給M0。為確保上傳的數(shù)據(jù)為最新值，監(jiān)控分機每隔1 ms采集一次相應電源的各個狀態(tài)量，而監(jiān)控主機則每隔5 ms與8臺分機通信，讀取各分機的狀態(tài)值，并保存在緩沖內存中，以便M0的查詢。電源監(jiān)控主機的CPU既處理與M0的數(shù)據(jù)交換，又要與8臺監(jiān)控分機進行多機通信，程序相對復雜。

電源監(jiān)控主機的主程序流程圖如圖3所示。

與監(jiān)控分機進行多機通信的中斷子程序流程圖如圖4所示。

4 抗干擾設計

機載雷達工作環(huán)境惡劣，對設備的可靠性要求高，電源單片機監(jiān)控系統(tǒng)暴露在強EMI(電磁干擾)環(huán)境下，易受干擾，可靠性設計顯得尤為重要。電源及其凈化、接地、屏蔽、隔離和濾波等技術均關系到單片機控制系統(tǒng)工作的穩(wěn)定性。硬件方面，系統(tǒng)采用高速光耦實現(xiàn)信號的完全隔離，采用屏蔽線纜，有效地抑制了外界干擾對數(shù)字系統(tǒng)的影響，尤其是電源監(jiān)控分機，與一次電源高壓大電流部分距離很近，專門設計了屏蔽層，信號傳送采用帶有屏蔽層的連接器。在PCB(印制電路板)布線時，合理放置去耦電容，同時盡量采用片內存儲器，增加硬件看門狗電路；軟件方面，在程序中定期進行初始化處理，增加重要指令執(zhí)行次數(shù)，從而有助于提高整個系統(tǒng)的抗干擾能力。

5 結束語

電源監(jiān)控系統(tǒng)采用嵌人式微機進行模塊化設計，作為一個分節(jié)點，首次加入機載相控陣雷達內總線控制系統(tǒng)，使雷達系統(tǒng)具有對電源分系統(tǒng)進行監(jiān)控的優(yōu)點，同時對數(shù)據(jù)處理主機來說，只是增加了一個分機節(jié)點，簡化了設計。

電源監(jiān)控主機采用串行內總線控制系統(tǒng)，選取具有雙串行口的CPU分別與主處理機和多臺監(jiān)控分機進行通信，提高了系統(tǒng)響應速度和可靠性，符合現(xiàn)代雷達技術的發(fā)展方向。