認識多核基本架構

多核處理器在同一個芯片中植入了多個處理器引擎，這就可以提供更高的CPU性能、功能特性和分區(qū)能力。一般說來，多核有兩種實現(xiàn)形式。

第一，SMP( Symmetric multiprocessing，對稱多處理)。在這種情況下，開發(fā)人員面對的是單一的抽象化硬件平臺，由SMP操作系統(tǒng)來決定具體由哪一個內核來運行哪 個任務，其中每個內核都是相同的，而且在同一個操作系統(tǒng)的管理控制之下，共享同一個內存。

第二，AMP (Asymmetric multiprocessing，非對稱多處理)。在這種情況下，各個處理器內核都運行著各自獨立的操作系統(tǒng)。這種獨立性意味著，其中各個處理器內核既可以是同構的，并且運行同樣的操作系統(tǒng)，也可以是異構的并運行各自不同的操作系統(tǒng)。

多核環(huán)境顯著增加了系統(tǒng)復雜度，因而在對操作系統(tǒng)和與多核相關的硬件進行調試的時候，就必須采用一整套更有效的工具。另外，盡管大家都認為多核就是指在同一個芯片中放入多個內核，但是在實際開發(fā)工作中所遇到的多處理問題，實際上不僅僅局限于在單一芯片中的多個內核。事實上，不論這些處理器內核是在同一個芯片之中，或者分布在同一個電路板中的多個芯片之中，甚至同一個系統(tǒng)中的多個電路板之中，開發(fā)人員都必須解決好多處理環(huán)境中的調試問題。相對于最近出現(xiàn)的單一芯片多核架構，有多個處理器芯片和多個處理器電路板組成的復雜系統(tǒng)已經存在很多年了。因此，多處理架構的調試問題其實早已存在，只是單一芯片內多核架構的普及將多處理系統(tǒng)調試問題更加尖銳地擺在了開發(fā)人員面前。

從這個意義上，多年前就開始從事多處理環(huán)境軟件開發(fā)的廠商就積累了更豐富的經驗，在應對多核軟件開發(fā)方面站在了更為有利的地位。例如 Wind River公司經典的實時操作系統(tǒng)VxWorks在多年前最初的設計思路就是基于多處理架構的，因此不論從運行環(huán)境還是開發(fā)調試工具任何一方面看，對于多核環(huán)境的適應能力都比其他工具要強得多。

認識多核調試難點

多核與多處理技術的融合為系統(tǒng)調試帶來了許多新的挑戰(zhàn)，因為系統(tǒng)復雜度不斷增加，要通過優(yōu)化硬件和軟件來充分發(fā)揮其中的性能潛力，難度就更大了。其中最主要的難點有以下幾個方面。

* 有效地管理內存和外設等共享資源;

* 在多內核、多電路板和多操作系統(tǒng)的環(huán)境中對操作系統(tǒng)和應用代碼進行調試;

* 優(yōu)化JTAG接口并充分利用JTAG帶寬;

* 調試單一芯片中的同構和異構多核，進而實現(xiàn)整個系統(tǒng)的協(xié)同調試;

* 有效地利用JTAG與基于代理的調試方法，確保不同調試工具之間的順暢協(xié)同;

* 確保多核環(huán)境中應用調試的同步機制。

對于多核JTAG調試來說，有三種主要的技術選擇：第一，以單一JTAG接口支持所有內核的調試器;第二，在單一JTAG調試接口中采用獨 立調試器的JTAG多路(Muxing)技術;第三，JTAG鏈接器或者可編址掃描端口(Addressable Scan Port)。

在多核調試中，上述三個技術途徑都是在處理同一個核心問題——由SoC廠商所提供的JTAG接口所造成的局限性。 為了節(jié)省成本，許多SoC廠商都只為芯片提供單一的JTAG接口，而不理會其中包含了多少個內核。對于開發(fā)者來說，最大的挑戰(zhàn)就是經濟有效地使用這些接口 來同步多核以及多處理的調試工作。其中，單一調試器方式采用IEEE 1149.1標準Daisy-chain方法。

認識多核調試方法

對于多核架構來說，單一調試器的主流選項仍然是JTAG多路技術。這種技術對IEEE JTAG技術規(guī)范進行了拓展，以便為通過共享JTAG接口連接起來的每個內核提供獨立的調試器。在多路技術的支持下，通過對希望調試的內核進行注冊登記 (Registering)，開發(fā)人員可經由單一JTAG接口訪問多個離散狀態(tài)的內核。這種解決方案的最大優(yōu)勢在于它的連接和調試性能。因為多路技術單獨連接到每個內核，因而避免了daisy-chaining方法中所遇到的比特位移(bit shifting)方面的麻煩，因而在單芯片中的多核系統(tǒng)中具有更高的性能。這種方式的另一個好處是不需要對開發(fā)工具進行修改，從而可以順暢地應用在多個開發(fā)項目之中。

多路技術(Muxing)方法所存在的主要問題是在多內核調試過程中無法同時啟動和停止內核來同步應用。如果要停止全部內核，開發(fā)人員只能順序地逐個進行，這就導致了調用延遲問題。在調試過程中的延遲問題,會導致很難在內核之間的操作系統(tǒng)、中間件和應用中找到發(fā)生問題的確切位置，特別是當運 行在不同內核之中的應用存在相互依賴性的時候，這個問題就更為突出。例如，某個產品包含DSP功能和ARM 9內核，其中DSP用來處理視頻流，ARM 9內核提供文件系統(tǒng)，那么內核的啟動與停止同步將會十分關鍵。如果調試過程中在ARM內核的啟動和DSP的停止之間出現(xiàn)過多的延遲，DSP視頻流數(shù)據(jù)很快 就會溢滿ARM文件緩沖區(qū)，而視頻流也將會中止。如果出現(xiàn)這種情況，就很難判斷系統(tǒng)中的問題出在哪里。而且，多路進程也給開發(fā)人員在故障排除時帶來了許多新的問題，將會大幅度增加調試時間。

另外，如果在有多個廠商產品組成的異構多核環(huán)境中進行調試工作，例如處理器來自一個廠商，而DSP器件來自另一個廠商，還會有更復雜的問題 需要處理。因為這種情況下的多路(Muxing)機制更為復雜，如果各部分之間的兼容性沒有得到保證，也就很難保證系統(tǒng)正常運行。此時，僅僅依靠多路技術 是無法解決問題的，開發(fā)人員就需要采用可編址掃描端口(addressable scan port)，這也可能是最后僅有的方法了。這種架構需要用到非常特殊的組件，這些組件可以讓開發(fā)人員把JTAG掃描鏈分割成多個功能組，并通過唯一的地址 來訪問每個功能組。這是一種多支路(multi-drop)架構，經常被用于底板(Backplane)環(huán)境之中。在這里，有一個分別可編址的掃描鏈在底 板內實現(xiàn)路由(Routed),從而使機箱中的每個底板都擁有自己專屬的掃描鏈。這種架構的運行速度受限于可編址掃描端口的速度，最典型的情況是 25MHz。

擁有先進多核調試工具

Wind River擁有的JTAG加速器和服務器技術可以顯著降低JTAG序列包之間的空閑時間，完全充分地利用了可用的JTAG帶寬。與JTAG有關的另一個問 題涉及到調試能力，例如用停止請求信號來立即停止某個內核，或者用停止指示信號來停止某個內核并同步其他的內核的停止。與其他所有的局限性一樣，這類問題也依賴于廠商的實現(xiàn)方法。

Wind River on-chip debugging(片上調試)解決方案可以同時啟動和停止多個內核。實際上，Wind River提供的JTAG解決方案，也就是Workbench On-Chip Debugging，是以集中化的方式來實現(xiàn)多核和多處理的調試功能。這個解決方案可以在單一掃描鏈(Scan Chain)中同時調試多達8個內核。而且，不管這些內核處于同一個芯片之中、分布在線路板中的多個芯片或者分布在復雜系統(tǒng)中的多個線路板之中， Workbench On-Chip Debugging都能夠應付自如。

在Wind River的多核解決方案中，開發(fā)人員可以同時停止或者啟動任何內核,在一個或者多個內核上設置斷點，其中還可以包括條件斷點。此外，Workbench Eclipse框架和基于代理的調試方式使開發(fā)人員在單一控制臺上即可管理多內核/多處理應用的開發(fā)。開發(fā)人員可以在JTAG調試和基于代理調試二者之間 靈活地選擇，例如在硬件Bring-Up、內核、中間件和其他應用功能調試的時候采用JTAG連接，然后在自己認為適當?shù)臅r機平滑地轉移到基于代理的調 試，而這些調試工作都是圍繞著同一個應用的。這些能力都會增加不同開發(fā)人員之間的協(xié)同能力，同時改善異常問題的判定效率。

結論

在多核開發(fā)中，JTAG調試可以承擔非常有價值的角色，有效地改善“編輯-編譯-調試”周期時間。然而，實現(xiàn)這一點的前提是把JTAG調試與基于標準的集成化開發(fā)環(huán)境(例如Eclipse)緊密地集成起來。最理想的技術方案是，在Daisy Chain中采用遵從IEEE 1149.1 JTAG標準的單一的JTAG調試器，而JTAG的主要作用是改善系統(tǒng)的吞吐能力和性能。