多年以來,在ASSP、ASIC、DSP、FPGA等芯片的選擇問題上,高端通信系統(tǒng)設(shè)計師總面臨諸多棘手而復(fù)雜的難題。

雖然這些芯片技術(shù)在價格與性能方面各有優(yōu)劣,但是FPGA供應(yīng)商一直宣稱：與復(fù)雜且昂貴的ASIC相比,它們提供的產(chǎn)品在多個方面都更勝一籌,例如具有更快的產(chǎn)品上市速度,以及更多的設(shè)計靈活性。然而截至目前,在與DSP的競爭中,人們卻普遍認為,FPGA在性價比方面的表現(xiàn)遠不如DSP。

不過,技術(shù)咨詢公司Berkeley Design Technology(BDTI)一項最新但是具有爭議性的基準測試研究結(jié)果顯示,在多個意義重大的DSP應(yīng)用中,FPGA的性價比優(yōu)勢可能超越了獨立DSP。

“特別地,在諸如高端通信基礎(chǔ)設(shè)施等包含大量并行運算、且對性能要求極高的應(yīng)用中,FPGA較獨立DSP更合適。”BDTI創(chuàng)始人兼總裁Jeff Bier表示,“FPGA將在DSP應(yīng)用中扮演越來越重要的角色。”

這份報告既詳細又措辭微妙,它指出,FPGA不會在一夜之間徹底顛覆現(xiàn)有格局。Bier極力強調(diào),對許多高端電信應(yīng)用及其它應(yīng)用來說,FPGA仍將與系統(tǒng)內(nèi)已有的器件共存,這些器件包括ASSP、ASIC、DSP、通用處理器等。但根據(jù)BDTI的研究,仍有跡象表明,傳統(tǒng)上與高成本聯(lián)系在一起的FPGA,實際上在某些設(shè)計應(yīng)用中比DSP方案還便宜。

這項名為“FPGA與DSP”的研究,包括以BDTI專有的正交頻分復(fù)用(OFDM)基準技術(shù)為基礎(chǔ),在以電信應(yīng)用為導向的高端任務(wù)中,選擇DSP和FPGA,對其相關(guān)性能與效率進行測試。該OFDM基準被用來描述在數(shù)字用戶線(DSL)系統(tǒng)、有線調(diào)制解調(diào)器和無線產(chǎn)品中出現(xiàn)的信號處理類型。

“當你處在類似多信道OFDM接收機這樣一個對性能要求苛刻的環(huán)境中時,換成FPGA能得到很好的結(jié)果。”Bier表示。

在各種具有“經(jīng)濟效益”的中端器件間進行測試(或競賽),結(jié)果顯示FPGA的性能明顯超出DSP——至少是基于這項基準的情況下。另外,BDTI的報告還顯示,賽靈思公司的中端Virtex-4 SX25系列FPGA,性能也超過了Altera的Stratix II 2S15系列FPGA,以及TI的TMS320C6410 DSP和飛思卡爾的MSC8144 DSP。

基準測試結(jié)果對具體芯片能支持的信道數(shù)以及相應(yīng)的每信道成本進行了比較。

BDTI基準測試中,FPGA性能勝出競爭對手DSP。

Bier指出,高性能DSP的售價一般在30-200美元之間,在基準測試中的DSP能處理大約4條信道。對應(yīng)于最高價格200美元,它相當于50美元/信道。而研究中采用的成本高達200美元的高端FPGA,能實現(xiàn)20-40條基準接收器信道(一些固定的乘法器被內(nèi)置于FPGA架構(gòu)內(nèi),而且一些附加的乘法器還可以被設(shè)計進FPGA邏輯結(jié)構(gòu))。這相當于FPGA的每信道成本可低至6美元,Bier強調(diào)。

設(shè)計師因而能以較低的時鐘頻率(在FPGA上約為250MHz)實現(xiàn)更多的乘法器。“從而使FPGA的每秒鐘吞吐量比DSP高一個數(shù)量級。”他表示。

測試結(jié)果指出,賽靈思器件的相對等級為34,Altera為17,而TI則為1。飛思卡爾的器件也參與了評估,但是沒有給出相對等級。

結(jié)果出人意料？

換句話說,按BDTI的基準,賽靈思FPGA的成本效益是TI DSP的34倍,這樣的結(jié)果使眾多分析人士大跌眼鏡。“太令人震驚了！”分析師Satya Chillara表示,“站在頻率角度上,我之前從不認為FPGA會超越DSP。”Chillara是美國投資銀行Pacific Growth Equities公司的分析師,負責跟蹤研究Altera、TI、賽靈思和其它芯片廠商。

飛思卡爾和Altera拒絕對該報告發(fā)表任何評論,FPGA巨頭賽靈思則歡呼勝利。“當對不同F(xiàn)PGA公司的競爭平臺進行對比時,性能測試結(jié)果能夠說明一切。”賽靈思處理方案部的副總裁兼總經(jīng)理Omid Tahernia表示。

Tahernia也指出,在高端系統(tǒng)中,FPGA和DSP仍存在一定程度的互補性。“真正的競爭仍在FPGA和ASIC之間。”他補充道。

“我們正在從ASIC市場奪取份額嗎？是的,沒錯。”Tahernia說。

TI的DSP產(chǎn)品全球營銷經(jīng)理Leon Adams同意賽靈思的判斷,但是他表示,考慮到BDTI基準測試研究范圍的局限性,因此他對測試結(jié)果并不感到吃驚。“OFDM本質(zhì)上是高度并行的,”Adams指出,“所以,同樣在本質(zhì)上高度并行的FPGA在基準測試中拔得頭籌并不足為奇。”

“在高端通信設(shè)備中,你仍將看到人們采用DSP,并輔以ASIC和FPGA;”他指出,“而在市場終端,你將看到許多專用DSP,而FPGA則要少得多。”

理性看待問題的另一面

但顯然,不同技術(shù)之間仍存在各種折衷,這也使得一些人相信,在可預(yù)見的未來,設(shè)計人員將繼續(xù)面對芯片選型所帶來的挑戰(zhàn)。例如,固定功能的ASIC和ASSP,一般能得到高于FPGA的吞吐量和性價比,但這些優(yōu)勢卻是以其它方面的重大損失為代價的。”BDTI報告指出。

FPGA的關(guān)鍵優(yōu)勢,就在于其靈活性,以及開發(fā)者能夠根據(jù)特定應(yīng)用對其進行配置。“在能從并行處理獲益的應(yīng)用中,高性能FPGA每個時鐘周期能完成更多工作。”BDTI報告顯示。

但是,盡管FPGA具備靈活優(yōu)勢,許多DSP工程師卻并不熟悉面向DSP的FPGA,他們傾向于選擇更傳統(tǒng)的技術(shù)方案。”該報告指出。或許,一個更大的難題,是在器件性能和應(yīng)用開發(fā)之間做權(quán)衡。

“FPGA更難以使用,因為它有一套不同的設(shè)計和技巧。”Bier解釋道,“在FPGA上創(chuàng)建一個優(yōu)化應(yīng)用是個費時的過程。”

為了提升FPGA的吸引力以及易用性,FPGA廠商最近將精力投入在開發(fā)幾項關(guān)鍵技術(shù)上,即：高層工具、模塊庫和以處理器為中心的設(shè)計。的確,尤其是FPGA工具正在取得長足進展。“這意味著,在今后幾年,當前橫亙在FPGA和DSP之間(且明顯有利于DSP)的易用性差異將逐漸縮小。”該報告最后總結(jié)道。