摘要:

隨著嵌入式領(lǐng)域和信息時(shí)代的蓬勃發(fā)展，微處理器設(shè)計(jì)開始被越來越多的人關(guān)注。目前國內(nèi)很多高校和研究機(jī)構(gòu)都開始設(shè)計(jì)微處理器?？陀^的講，這些微處理器在硬件結(jié)構(gòu)上比較簡單，缺乏匯編器、編譯器、操作系統(tǒng)以及各種I/O接口電路的支持，應(yīng)用場合單一。另外，由于這些微處理器支持的指令集在格式上各有不同，因此造成了大量的設(shè)計(jì)資源浪費(fèi)。我們旨在設(shè)計(jì)一套完備的高性能嵌入式SoC(System on Chip)系統(tǒng)，用以減少重復(fù)性設(shè)計(jì)工作，更好地普及高等院校的微處理器設(shè)計(jì)教育，吸引更多的人才專注于高性能微處理器研發(fā)；同時(shí)也提供給企業(yè)免費(fèi)的SoC軟核，用于低成本的工業(yè)控制。

關(guān)鍵詞：RISC，微處理器，片上系統(tǒng)，minisys

1. 系統(tǒng)原理和技術(shù)特點(diǎn)

Minisys是東南大學(xué)計(jì)算機(jī)科學(xué)與工程學(xué)院系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)室開發(fā)的一款基于32位RISC架構(gòu)的SoC系統(tǒng)。如圖1所示，Minisys包含一個(gè)以32位RISC型處理器為核心，附帶多個(gè)IO控制器的SoC芯片和相關(guān)的系統(tǒng)軟件。系統(tǒng)軟件包括以便于上層軟件編程而提供的系統(tǒng)功能調(diào)用接口為主體的BIOS、鍵盤驅(qū)動程序、以及Minisys匯編器（編譯器）。其中，Minisys SoC芯片功能結(jié)構(gòu)如圖2所示。

圖1 Minisys系統(tǒng)結(jié)構(gòu)圖、

圖2 Minisys芯片功能結(jié)構(gòu)圖

Minisys CPU有32個(gè)32位通用寄存器，32位數(shù)據(jù)線和16位地址線。IO部件包括一個(gè)4位7段LED數(shù)碼管控制器，一個(gè)4×4鍵盤控制器，一個(gè)16位定時(shí)/計(jì)數(shù)器，一個(gè)32位系統(tǒng)定時(shí)器，一個(gè)16位PWM控制器，一個(gè)看門狗電路和一個(gè)簡易UART串行通信控制器。

Minisys借鑒了MIPS指令集，指令定長32位，共有31條常用定點(diǎn)指令（不包括硬件乘除、硬件浮點(diǎn)指令）。32個(gè)32位寄存器除了5個(gè)寄存器被固定功能外，其余的都可以做通用寄存器。

Minisys采用哈佛存儲結(jié)構(gòu)，片內(nèi)包含4KB ROM和4KB RAM，都采用字節(jié)編制，但以32位為一個(gè)存儲單元，即他們和CPU之間的數(shù)據(jù)交換都以32位為單位進(jìn)行。Minisys的I/O空間編址采用與存儲器統(tǒng)一編址方式，即將整個(gè)地址空間分為兩個(gè)部分，一部分作為訪問RAM的存儲空間，另一部分作為訪問IO的I/O空間。因此，對I/O部件的訪問采用與存儲器訪問相同的指令格式。

系統(tǒng)內(nèi)部提供兩個(gè)中斷源的控制電路，兩個(gè)中斷源為INT0和INT1，其中INT0的優(yōu)先級高于INT1，允許高優(yōu)先級中斷嵌套。系統(tǒng)提供用于堆棧操作的SP寄存器，但沒有提供壓棧和退棧指令，因此對于堆棧的操作需要用軟件實(shí)現(xiàn)。堆棧操作的原子性由程序員負(fù)責(zé)。

2. 系統(tǒng)設(shè)計(jì)流程

Minisys SoC的設(shè)計(jì)包括了硬件設(shè)計(jì)和軟件設(shè)計(jì)。其中，硬件設(shè)計(jì)部分包括以下幾個(gè)部分：Minisys CPU的設(shè)計(jì)、接口部件的設(shè)計(jì)、BIOS的設(shè)計(jì)。軟件設(shè)計(jì)即為匯編器的設(shè)計(jì)。

在Minisys CPU設(shè)計(jì)中，主要考慮指令系統(tǒng)的確定、CPU結(jié)構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)、CPU寄存器組的組織與實(shí)現(xiàn)以及CPU的各個(gè)功能部件的設(shè)計(jì)與實(shí)現(xiàn)。下面主要介紹Minisys CPU的各個(gè)功能部件的設(shè)計(jì)和實(shí)現(xiàn)。

Minisysy CPU的內(nèi)部功能部件被劃分為5歌基本單元：取指單元、譯碼單元、控制單元、執(zhí)行單元和存儲單元。在設(shè)計(jì)CPU的時(shí)候，采用模塊化的設(shè)計(jì)方法，因此，以上這些單元是分別在相應(yīng)的5歌模塊中進(jìn)行設(shè)計(jì)，最后用一個(gè)頂層模塊將這5個(gè)模塊按照邏輯上的需要連接起來，成為一個(gè)完整的CPU。

取指單元

取指單元主要完成以下工作：到程序ROM中取指令；對PC值進(jìn)行更新；完成各種跳轉(zhuǎn)指令的PC修改功能。本設(shè)計(jì)是在Altera公司的Quartus II環(huán)境下完成的，因此，在設(shè)計(jì)中使用了Altera公司已經(jīng)設(shè)計(jì)好的rom宏模塊。

譯碼單元

譯碼單元的主要工作就是完成執(zhí)行指令前的操作數(shù)準(zhǔn)備工作，分析Minisys指令集得知，這些數(shù)據(jù)或者在寄存器中，或者是立即數(shù)，因此在譯碼單元中最重要的工作就是實(shí)現(xiàn)寄存器組和完成寄存器的讀寫并根據(jù)指令譯碼結(jié)果，決定向其他部件送一路還是兩路數(shù)據(jù)。

控制單元

控制單元是整個(gè)CPU的控制核心，各種控制信號都是從這里發(fā)出來的，而各種信號的值都是通過操作碼和功能碼的不同組合和一些約定來決定的。在設(shè)計(jì)中用SRCB來標(biāo)志操作數(shù)的來源，具體操作如表1和表2所示。

表1 操作數(shù)A的來源標(biāo)志

操作數(shù)

零擴(kuò)展的立即數(shù)

ID階段取得的寄存器值

SRCA

1’b0

1’b1

表2 操作數(shù)B的來源標(biāo)志

操作數(shù)

ID階段取得的寄存器值

符號擴(kuò)展的立即數(shù)

零擴(kuò)展的立即數(shù)

SRCB

2’b00

2’b01

2’b10||2’b11

執(zhí)行單元

執(zhí)行單元需要完成的工作歸納起來包括以下幾個(gè)方面：完成邏輯運(yùn)算、完成算術(shù)運(yùn)算、完成移位運(yùn)算、完成比較轉(zhuǎn)移的PC值運(yùn)算和完成比較后賦值操作。

存儲單元

存儲單元首先要實(shí)現(xiàn)數(shù)據(jù)RAM，并完成對數(shù)據(jù)RAM的讀寫操作。與指令ROM一樣，數(shù)據(jù)RAM也使用Altera公司提供的宏模塊來實(shí)現(xiàn)。Minisys擁有4KB的數(shù)據(jù)RAM，4個(gè)字節(jié)為一個(gè)讀寫單元，因此，它的RAM和ROM的初始化文件格式相同。

關(guān)于Minisys SoC的其他單元的設(shè)計(jì)將在系統(tǒng)中具體給出。

3. 設(shè)計(jì)流程圖

4. 部分項(xiàng)目仿真圖

圖3 Minisys實(shí)驗(yàn)板

圖4 Test1的數(shù)據(jù)段定義

圖5 Test1的仿真結(jié)果