當前，多核DSP已成為DSP發(fā)展的主旋律，多核對于性能的提升毋庸置疑，但它帶來的功耗與板級空間問題同樣不容忽視。對于DSP廠商而言，提供具有高性能且極佳電源效率的芯片已成為贏得市場的必要條件。

日前，TI即推出其全新的6核DSP處理器，在實現(xiàn)高達4.2GHz的處理能力的同時，僅有0.15mW/MIPS的低功耗，完美契合了高性能、嚴格功率預算的應用所需。

高性能，低功耗

TMS320C6472內部集成6 顆高速 C64X+ DSP 內核，運行頻率為 500MHz、625MHz、700MHz。相對于TI C64+系列，其內核的數目翻了一倍，但功耗卻不升反降。在功耗上，TI設立了一個新的標準，即新的極限——在實現(xiàn)3GHz性能的基礎上，其每MIPS的功耗僅為0.15mW。

TMS320C6472可實現(xiàn)4.2GHz/33600 MMAC，具有4.8MB 片上 L1/L2 RAM。其兩級的緩存設計，令每個DSP核既有單獨的也有共享的Cache，從而提高了存儲與運算的性能。

TI通用DSP業(yè)務發(fā)展經理鄭小龍先生介紹了TMS320C6472所采用的優(yōu)化的DSP架構。

為了使6核間很好地協(xié)調工作，TI設計了良好的管理和協(xié)調機制，體現(xiàn)在：一方面，TMS320C6472具有兩級緩存設計，即除了每個內核都具備專用的 L1 和 L2 存儲器外，還具備每個數據存儲器 768KB 的共享 L2 程序以及共享存儲控制器。另一方面，為了便捷與外設間的數據交換，TI提供了內含交換結構的EDMA3.0—— 一種特別的數據交換方式。同時，在接口方面，TMS320C6472具備SPI接口、Utopia光口、串行高速I/O（SRIO）、DDR2、千兆以太網、主機端口接口（HPI）以及Rapid IO接口等。Rapid IO是一個高速的、可以做集聯(lián)的接口，通過Rapid IO可以將多個DSP集合成DSP陣列，當出現(xiàn)更高的應用需求時，即可通過Rapid IO接口，把多片TMS320C6472集聯(lián)在一起。正是借助共享的L2存儲器和帶交換功能的EDMA3.0，TMS320C6472的6個核在運算和開發(fā)過程中實現(xiàn)了良好地協(xié)同工作。

小空間，低成本

與前期推出的高性能定點DSP C6415對比，具備同樣性能的C6472成本只是前者的1/3，并節(jié)省了80%的板級空間。鄭小龍說：“僅僅從成本角度來說，6顆C6415芯片的成本約為450美元，C6472則僅需140美元。”

此外，為了降低對于開發(fā)成本的憂慮，TI同步推出了售價僅為349美元的小型開發(fā)系統(tǒng)TMDXEVM6472，它包含開發(fā)工具、支持還有代碼兼容。同時，為了加快在多核器件上優(yōu)化運行代碼的編寫進程，TI 針對 C6472 提供了廣泛的技術支持，包括：功能穩(wěn)健的軟件庫以及第三方產業(yè)環(huán)境等。

TMS320C6472可用于支持能夠驅動多通道、要求最高性能密度以及設計人員需要實現(xiàn)復雜功能的應用領域。采用TMS320C6472的眾多應用都無需任何外部存儲器，從而不僅能夠進一步改進功率曲線，同時還能大幅降低器件成本。這些器件可理想適用于廣泛的應用領域，如高端工業(yè)應用、測試測量、通信、醫(yī)療影像、高端成像及視頻，以及刀片服務器等。

在談到TI高端DSP 的發(fā)展規(guī)劃時，鄭小龍先生表示，TI仍將并行發(fā)展單核與多核兩大主線，在單核方面，將進一步嘗試突破其性能時鐘；在多核方面，則將著重發(fā)展性能優(yōu)化與電源優(yōu)化的多核技術，前者更傾向于性能的提升，面向醫(yī)療等領域，后者則更注意功耗的降低。此外，還將推出雙核的新一代產品，滿足部分客戶的個性化及系統(tǒng)優(yōu)化需求。

TMS320C6474架構圖