下一代的無線通信標準LTE在提供高數據速率的同時，對系統(tǒng)成本、數字信號處理能力提出了更高的要求。飛思卡爾半導體公司推出的6核DSP MSC8156采用SC3850 StarCore DSP內核和45nm工藝，處理能力高達48000MMACS，是4核DSP MSC8144處理性能的兩倍，2個用于在系統(tǒng)存儲器和處理器內核間傳送數據的主總線的吞吐量高達50Gbps，可大幅提高無線寬帶基站設備功能，并提供主流及最新網絡配置所要求的靈活性、集成性及經濟性。

強勁的內核

每個StarCore DSP SC3850內核的時鐘頻率為1GHz，每個內核都有4個ALU，每個ALU具有2個16×16 MAC，在1GHz頻率下，每個ALU每秒可執(zhí)行80億次乘累加操作，即8000(MMACS)，使MSC8156的總處理能力高達48000MMACS。每個內核具有32KB的8-way L1指令緩存、32KB的8-way L1數據緩存、512KB的8-way L2統(tǒng)一的指令/數據緩存(可配置成M2存儲器)、存儲器管理單元(MMU)、增強的可編程中斷控制器(EPIC)、調試和分析單元(DPU)、2個32位定時器。處理器的內核電壓為1V，I/O電壓為1.0V、1.5 V、1.8V和2.5V。

MSC8156在6次迭代的Turbo編碼時的性能為200Mbps，在K=9(zero tail)的Viterbi編碼時的性能為115Mbp，在執(zhí)行128、256、512、1024或2048點的FFT/iFFT變換時的采樣率為每秒3.5億次，1536點的DFT/iDFT變換時的采樣率為每秒1.75億次。

豐富的集成資源

MSC8156內部集成了32通道的DMA控制器；2個時鐘為400MHz的DDR控制器；2個頻率高達500MHz的RISC內核QUICC引擎可獨立于DSP內核實現并行的包處理；1056KB共享的M3存儲器；2個DDR控制器；2個serial RapidIO接口；2個千兆位以太網控制器；1個PCI-Express控制器；4個256通道時分復用(TDM)接口；1個16位雙向通道DMA控制器；1個SPI接口；1個UART接口和I2C接口；支持2個4x SerDes端口的HSSI；4個TDM接口，UART和I2C接口；8個軟件看門狗定時器；16個16位定時器；8個硬件信號量；32個可復用接口信號和IRQ輸入的端口；3個輸入時鐘和5個PLL，符合IEEE標準的JTAG測試接入端口(TAP)和邊界掃描架構，有等待、停止和斷電三種低功耗待機模式，優(yōu)化的電源管理電路。

MSC8156DSP針對基帶(稱為MAPLE-B)提供的在線多加速器平臺引擎技術，與6個完全可編程的DSP內核一起操作，以支持3G-LTE、TDD-LTE、TD-SCDMA和WiMAX標準，并且達到HSPA和HSPA+的碼速率。在單個平臺上實現多標準功能，就不再需要根據不同基站標準重新設計硬件，因此該器件可在宏(Macro)基站、微(Micro)基站和微微(Pico)基站的不同尺寸之間進行擴展。MAPLE-B包括Turbo、 Viterbi、FFT及DFT處理引擎和兩個可配置RISC引擎，這些引擎以后可以重新編程，以滿足更新需求。