瑞薩科技公司()日前發(fā)布了一種新技術(shù)，可以極大地改善用于網(wǎng)絡(luò)和通信設(shè)備，以及類似產(chǎn)品的內(nèi)容可定址存儲器(CAM)器件的軟錯(cuò)誤免疫性。這項(xiàng)新技術(shù)可滿足軟錯(cuò)誤對策，尤其是由整個(gè)業(yè)界向更精細(xì)的半導(dǎo)體制造工藝節(jié)點(diǎn)轉(zhuǎn)移的趨勢所推動的高可靠性系統(tǒng)的重要市場需求。瑞薩的工程師已于9月20日在2005年定制集成電路會議()上提交的論文中宣布這一高可靠性CAM技術(shù)的細(xì)節(jié)。

通過數(shù)據(jù)證實(shí)，一個(gè)整合了該技術(shù)并采用130納米工藝制作的144kbit三態(tài)()測試芯片與沒有軟錯(cuò)誤免疫性的芯片相比，采用這種技術(shù)在軟錯(cuò)誤免疫性方面的表現(xiàn)改善了大約六位數(shù)。新的技術(shù)在可靠性方面實(shí)現(xiàn)了顯著的改善，而且并沒有犧牲搜索和路由時(shí)間。

在開發(fā)這項(xiàng)新技術(shù)時(shí)，瑞薩的工程師們需要使用錯(cuò)誤檢測和更正(ECC)電路。然而，為了達(dá)到這個(gè)目的，他們必須克服ECC是建立在讀操作基礎(chǔ)上，而且CAM中的大多數(shù)操作都是搜索，讀操作只是偶有發(fā)生這些難題。此外，工程師們不能使用增加噪聲免疫性的傳統(tǒng)方法——增加存儲節(jié)點(diǎn)的容量和積累電荷，因?yàn)楫?dāng)結(jié)構(gòu)工藝變得更精細(xì)時(shí)，CAM單元中存儲節(jié)點(diǎn)的容量和積累負(fù)載將下降。

為了顯著地改善軟錯(cuò)誤免疫性，該技術(shù)使用了三個(gè)主要元件：將嵌入式與ECC集成在一起組成CAM器件，當(dāng)CAM執(zhí)行搜索操作時(shí)，部分周期性地出現(xiàn)刷新操作，在每個(gè)刷新周期中，ECC更正從CAM部分拷貝來的軟錯(cuò)誤引起的錯(cuò)誤數(shù)據(jù)，后來的數(shù)據(jù)就會將DRAM改寫為不包含軟錯(cuò)誤的CAM，使存儲在該器件CAM部分的數(shù)據(jù)實(shí)現(xiàn)了高度的可靠性；提供一個(gè)在搜索期間有效地測量CAM軟錯(cuò)誤率的測試電路，它對排列在一個(gè)列中的CAM單元執(zhí)行大量多位測試，迅速和有效地檢測是否在該器件的CAM部分中存在由于軟錯(cuò)誤引起的錯(cuò)誤的位數(shù)據(jù)；增加了自動化CAM數(shù)據(jù)維護(hù)操作，避免了停止搜索操作去執(zhí)行增加或刪除存儲在CAM里的數(shù)據(jù)，然后對相關(guān)的數(shù)據(jù)進(jìn)行重新編排等例行程序所需的功能。新技術(shù)可在芯片的DRAM部分執(zhí)行必須的數(shù)據(jù)維護(hù)操作，然后迅速將維護(hù)結(jié)果傳回到CAM中。