PowerPC處理器有廣泛的實現(xiàn)范圍，包括從諸如 Power4 那樣的高端服務器CPU 到嵌入式CPU市場(任天堂 Gamecube 使用了 PowerPC)。PowerPC 處理器有非常強的嵌入式表現(xiàn)，因為它具有優(yōu)異的性能、較低的能量損耗以及較低的散熱量。

根據(jù)航空電子系統(tǒng)對顯示技術的需求，針對機載環(huán)境的應用特點，提出了基于PowerPC7447處理器的顯示平臺的設計方案，并對該平臺的構成及功能實現(xiàn)進行了設計。顯示平臺通過集中控制和綜合顯示，能及時響應和集中處理飛行員的各種命令。同時，顯示平臺強大的圖形處理和數(shù)據(jù)處理能力對在三維地圖顯示基礎上疊加導航、戰(zhàn)術和飛行參數(shù)等技術提供了支持。通過綜合測試和應用表明，本顯示平臺具有通用性強、可擴展性強、數(shù)據(jù)吞吐量大和動態(tài)圖形處理效率高等特點，對于提升座艙顯示效果具有重要意義。

戰(zhàn)斗機座艙顯示是飛行員了解戰(zhàn)場態(tài)勢、攻防信息、本機狀態(tài)等信息，完成作戰(zhàn)任務的重要信息;預警機、戰(zhàn)場指揮機的作戰(zhàn)任務顯示終端是指揮員了解戰(zhàn)場環(huán)境、指揮作戰(zhàn)的主要信息。因此，機載顯示系統(tǒng)是新一代航空電子系統(tǒng)實現(xiàn)綜合化、數(shù)字化和智能化的核心與關鍵。三維圖形顯示是機載顯示系統(tǒng)的發(fā)展方向，而提高圖形顯示質量、加快圖形生成速度是機載顯示系統(tǒng)的關鍵。

本文以可視化導航信息系統(tǒng)(以下簡稱可視化系統(tǒng))為研制背景，進行機載顯示平臺的設計和實現(xiàn)。可視化系統(tǒng)以Power PC7447高性能通用處理器為核心;采用VME總線標準，符合通用化、標準化、系列化的要求;采用VxWorks實時操作系統(tǒng)和OpenGL函數(shù)庫，提高軟件的開發(fā)效率。

可視化系統(tǒng)作為機載導航設備，需要為飛行員或領航員直觀地提供三維數(shù)字地圖導航信息、控制指令、近地告警、進近著陸和地圖漫游等顯示信息，應具有以下主要功能：1)衛(wèi)星定位;2)地圖導航;3)進近著陸;4)地圖漫游;5)數(shù)據(jù)管理。

根據(jù)可視化系統(tǒng)的功能需求，顯示平臺需要實現(xiàn)高性能的顯示處理、大容量的存儲、高速的總線等技術。因此在系統(tǒng)設計時，需要進行處理器類型及速度選擇、存儲器容量選擇、輸入和輸出接口的選擇等工作。按照模塊化的設計思路，可將顯示平臺按功能劃分為CPU模塊、圖形加速器模塊、存儲模塊、多功能接口模塊和電源模塊。

CPU模塊主要由以下幾個電路組成：處理器電路(選用高性能通用處理器PowerPC7447A)、存儲電路、邏輯控制電路、時鐘電路、接口電路、復位電路等。

通過以上性能分析，以及在成本、功耗、時鐘頻率、發(fā)展趨勢方面具有的內在優(yōu)勢和第三方軟件的支持率，我們最終選擇了Freescale的PowerPCG4主機處理器中的佼佼者MPC7447A作為CPU的核心處理器。CPU模塊采用MPC7447A處理器，工作主頻為1GHZ。MPC7447A是PowerPC系列處理器中的第四代高性能的處理器。完成整、浮點數(shù)據(jù)處理運算以及并行向量運算。單處理器功耗典型情況下為9W。

該處理器集成如下功能塊：

1)高性能、超標量處理器；

2)11個獨立的執(zhí)行單元和3組寄存器類;

3)kbytes指令Cache和32kbytes數(shù)據(jù)Cache;

4)內部集成512kbytes的L2Cache;

5)浮點數(shù)據(jù)類型有32和164位;

6)功耗和熱管理單元。

本電路一般由Flash、SDRAM、NVRAM存儲器組成，王要完成動、靜態(tài)數(shù)據(jù)的存儲。Flash用于存儲實時操作系統(tǒng)、驅動和應用程序，完成系統(tǒng)的程序加載和啟動;SDRAM存儲系統(tǒng)運行時的程序和數(shù)據(jù);NVRAM存儲系統(tǒng)BOOT程序參數(shù)和某些上電配置器件的配置數(shù)據(jù)。

采用FPGA作為可編程控制芯片，實現(xiàn)軟件復位、中斷、計數(shù)器、看門狗定時器、串口、GPIO寄存器、外設的片選譯碼等。復位電路的設計包括軟件復位和硬件復位。軟件復位是軟件引起CPU復位，可以通過軟件寫寄存器方式復位CPU，同時驅動底板總線上的復位信號。

需要注意的是模塊上電時，F(xiàn)PGA需要配置，在配置過程中應保證其他功能塊仍處于復位狀態(tài)，在設計時把FPGA加載是否完成的信號接到復位芯片的手動復位輸入端以保證FPGA加載完成，同時可通過手動復位對模塊進行復位。