作為EPROM(可擦除可編程只讀存儲(chǔ)器)和EEPROM(電可擦除可編程只讀存儲(chǔ)器)兩種存儲(chǔ)器的折衷，閃存是20世紀(jì)80年代問(wèn)世的。像EEPROM存儲(chǔ)器一樣，閃存支持電擦除數(shù)據(jù);保存新數(shù)據(jù)閃存無(wú)需擦除整個(gè)存儲(chǔ)陣列。像EPROM存儲(chǔ)器一樣，閃存陣列的架構(gòu)是每單元一個(gè)晶體管結(jié)構(gòu)，使芯片廠商能夠制造出成本效益和存儲(chǔ)密度更高的存儲(chǔ)器。

首先，閃存受益于PC機(jī)市場(chǎng)的飛速增長(zhǎng)。在PC時(shí)代剛剛開(kāi)始時(shí)，易失性存儲(chǔ)器DRAM (動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)和SRAM (靜態(tài)隨機(jī)存取存儲(chǔ)器) 雖然固有數(shù)據(jù)易失性的缺點(diǎn)，但仍然是兩個(gè)最重要的存儲(chǔ)器。隨著設(shè)計(jì)和工藝技術(shù)的進(jìn)步提高了閃存技術(shù)的密度和可用性，作為對(duì)現(xiàn)有的SRAM和DRAM子系統(tǒng)的一種補(bǔ)充，閃存斷電保留數(shù)據(jù)和高速度讀取的性能加快了其在市場(chǎng)上的推廣應(yīng)用。

因?yàn)楣牡秃头且资缘膬?yōu)點(diǎn)，閃存被證明是最適合便攜應(yīng)用發(fā)展的非易失性存儲(chǔ)器，因此加快了移動(dòng)時(shí)代的到來(lái)。最早出現(xiàn)的閃存是以代碼執(zhí)行為主要應(yīng)用的NOR閃存。此后又出現(xiàn)了另外一種叫做NAND的閃存，隨著閃存的每位成本降低，完整的存儲(chǔ)解決方案開(kāi)始從硬盤(pán)(HDD)開(kāi)始向固態(tài)存儲(chǔ)器轉(zhuǎn)換，從而推動(dòng)了今天的移動(dòng)多媒體應(yīng)用的發(fā)展。

技術(shù)說(shuō)明:

閃存、EPROM和EEPROM器件保存數(shù)據(jù)都使用相同的基本浮柵機(jī)制，但是讀寫(xiě)數(shù)據(jù)時(shí)卻采用不同的方法。無(wú)論是哪一種情況，基本存儲(chǔ)單元都是由一個(gè)雙柵MOS晶體管(MOSFET)組成：控制柵連接讀寫(xiě)電路，浮柵位于控制柵和MOSFET的溝道 (在MOSFET上電子從源極流到漏極經(jīng)過(guò)的通道)之間。

在一個(gè)標(biāo)準(zhǔn)MOSFET內(nèi)，控制溝道的電阻只使用一個(gè)柵極控制電流：通過(guò)在柵極上施加電壓，可以控制從源極流到漏極的電流的大小。非易失性存儲(chǔ)器中的MOSFET還有第二個(gè)柵極，一個(gè)二氧化硅絕緣層將這個(gè)柵極完全包圍起來(lái)，即第二個(gè)柵極與晶體管的其余部分保持絕緣狀態(tài)。因?yàn)楦诺組OSFET溝道的距離非常近，所以，電荷即使很小，對(duì)晶體管的電特性的作用也很容易檢測(cè)到。通過(guò)給控制柵施加適當(dāng)?shù)男盘?hào)，并測(cè)量晶體管特性的變化，可以確定浮柵上是否存在電荷。因?yàn)楦排c其余晶體管其余部分是絕緣的，所以把電子移入/移出浮柵需要特殊的方法。

其中一種方法是通過(guò)在MOSFET的源漏極之間產(chǎn)生較大的電流，使MOSFET溝道充滿大量的高能電子。在這些?熱?電子中，有些電子的能量十分高，足以跨過(guò)溝道之間的勢(shì)壘進(jìn)入浮柵。當(dāng)源漏極之間的大電流消失時(shí)，這些電子仍然陷在浮柵內(nèi)。這就是給EPROM和閃存的存儲(chǔ)單元編程所采用的方法。這種技術(shù)叫做溝道熱電子(CHE)注射，通過(guò)這種技術(shù)，可以給浮柵加載電荷，但是不能釋放電荷。EPROM是采用給整個(gè)存儲(chǔ)陣列覆蓋紫外線的方法給浮柵放電，高能量紫外線穿透芯片結(jié)構(gòu)，把能量傳給被捕獲的電子，使他們能夠從浮柵內(nèi)逃逸出來(lái)。這是一種簡(jiǎn)單而有效的擦除方法，同時(shí)證明過(guò)擦除，即在浮柵放電結(jié)束后繼續(xù)給芯片通紫外線，不會(huì)損壞芯片。

第二種將電荷移入浮柵內(nèi)的方法是利用叫做隧穿的量子力學(xué)效應(yīng)：通過(guò)在MOSFET控制柵與源極或漏極之間施加足以使電子隧穿氧化硅絕緣層進(jìn)入源極的電壓，從浮柵中取出電子。在一定時(shí)間內(nèi)隧穿氧化硅絕緣層的電子數(shù)量取決于氧化層的厚度和所通電壓的大小。為滿足實(shí)際電壓值和擦除時(shí)間的限制條件，絕緣層必須非常薄，通常厚度為7nm (70 Angstroms)。

EEPROM存儲(chǔ)器采用量子隧穿技術(shù)，根據(jù)所通電壓的極性給浮柵充電和放電。因此，我們可以把閃存視為一個(gè)像EPROM一樣編程、像EEPROM一樣擦除的存儲(chǔ)器，不過(guò)，閃存技術(shù)并不是把EEPROM擦除機(jī)制移植到EPROM上那么簡(jiǎn)單。

隔離浮柵與源極的氧化層的厚度是EPROM與其它兩個(gè)工藝之間最大的差別。在一個(gè)EPROM內(nèi)，絕緣層厚度通常為 20-25nm，但是這個(gè)絕緣層太厚了，利用一個(gè)實(shí)際電壓，以可接受的速率，是無(wú)法隧穿這個(gè)絕緣層的。閃存器件要求隧穿氧化層厚度大約10nm，氧化層的質(zhì)量對(duì)閃存的性能和可靠性影響很大。這是只有很少的半導(dǎo)體廠商掌握閃存技術(shù)原因之一，能夠整合閃存技術(shù)與主流的CMOS工藝，制造內(nèi)置閃存的微控制器的產(chǎn)品的廠商就更少了。

多位單元技術(shù)

傳統(tǒng)上，浮柵機(jī)制用于存儲(chǔ)一個(gè)單一的數(shù)據(jù)位，這種數(shù)據(jù)需通過(guò)對(duì)比MOSFET閾壓和參考電壓來(lái)讀取。但是，有了更加先進(jìn)的讀寫(xiě)技術(shù)，可以區(qū)分兩個(gè)以上的浮柵電荷狀態(tài)，因此可以在一個(gè)浮柵上存儲(chǔ)兩個(gè)以上的數(shù)據(jù)位。這是一個(gè)重大的技術(shù)突破，對(duì)于給定的單元尺寸，每個(gè)單元存儲(chǔ)兩個(gè)數(shù)據(jù)位相當(dāng)于把存儲(chǔ)容量提高了一倍。ST世界上僅有的幾家能夠提供多位單元架構(gòu)的閃存芯片廠商之一。

NAND與 NOR對(duì)比

雖然所有閃存都使用相同的基本存儲(chǔ)單元，但是，在整個(gè)存儲(chǔ)陣列內(nèi)，有多種方法將存儲(chǔ)單元連接在一起。NOR和NAND是其中兩個(gè)最重要的架構(gòu)，這兩個(gè)術(shù)語(yǔ)來(lái)自傳統(tǒng)的組合邏輯電路，指示了存儲(chǔ)陣列的拓?fù)?，以及讀寫(xiě)每個(gè)單元的存取方式。最初，這兩個(gè)在原理上存在差別的架構(gòu)之間有一個(gè)基本區(qū)別，讀取速度快是NOR 器件的固有特性，而存儲(chǔ)密度高是NAND閃存的特長(zhǎng)(因?yàn)镹AND單元比NOR單元小大約40%)。ST是按照存儲(chǔ)密度給這兩個(gè)架構(gòu)定位：:對(duì)于1 Gbit 以及以上的應(yīng)用，NAND閃存目前被認(rèn)為是最具成本效益的解決方案。對(duì)于存儲(chǔ)密度1 Gbit以下的應(yīng)用，還要根據(jù)應(yīng)用需求考慮以下的參數(shù)，包括伴隨RAM的存儲(chǔ)容量和編程和讀取速度。