在高速信號電路設計中，TI的信號調(diào)理產(chǎn)品被廣泛使用。其中retimer類產(chǎn)品涉及到寄存器配置，因此相比較而言，它的使用最為復雜。本文將以DS125DF1610為例，具體講解retimer類產(chǎn)品的電路設計與寄存器配置。

下圖是DS125DF1610產(chǎn)品資料中的典型應用圖。

硬件電路設計可以概括為四個關(guān)鍵部分：

1. 電源：TI的retimer產(chǎn)品供電方式都非常簡單，一般只需2.5V單電源，像DS125DF111還可以支持單3.3V供電。從下表可以看到，retimer對電源噪聲性能要求不高，通常情況下可以采用DC/DC電源方案，在供電管腳增加適當?shù)臑V波電容即可。

另外，電源選型時還需要注意功耗問題，在芯片資料中都會給出各種功能組合下的功耗，那么我們就可以根據(jù)實際應用計算出最大的功耗，作為電源方案選擇的一個參考標準。

2. 時鐘：外部參考時鐘主要是給retimer內(nèi)部VCO提供一個校準的參考，它只要求頻率的精度在+/-100ppm范圍之內(nèi)即可，而對phase noise沒有特別的要求。需要注意的是不同的retimer支持的時鐘頻率和電平有區(qū)別。像DS125DF1610可以支持25 MHz，125 MHz和312.5MHz的單端或差分輸入，而大部分10G retimer，比如DS125DF111只支持25MHz的單端輸入。設計時需要根據(jù)數(shù)據(jù)手冊來進行選擇。

3. AC耦合電容：高速信號傳輸通常需要做AC耦合，考慮到布板的方便性以及信號的完整性，TI部分retimer產(chǎn)品在芯片內(nèi)部會集成該耦合電容，這個需要設計時從產(chǎn)品手冊上去確認，避免遺漏或者重復添加。

4. I/O口耐壓：如前面所講，TI retimer一般都是2.5V單電源供電，因此需要注意它的I/O口耐壓問題。為了方便與板上主控芯片的對接，retimer內(nèi)部對I2C，RESET和INTERRUPT口做了特殊處理，都允許直接上拉到3.3V，這個可以從典型應用圖上看到。而其他I/O口就需要注意不能超過電源供電電壓。

高速信號電路設計還有一個非常重要的地方就是PCB layout，它直接影響信號傳輸中的性能。在layout時，我們需要注意：

信號、電源和地層的合理分配，信號盡可能的遠離噪聲源;

保持高速差分線的對稱，以及阻抗控制在100Ω±5%以內(nèi);

避免差分線的劇烈彎折，使用45°或者曲線彎折;

保證不同差分線對間的skew匹配。

沿信號路徑，避免參考平面的不連續(xù)而引起阻抗的變化，注意電流返回路徑;

AC耦合電容最大選擇0402封裝，盡可能的保證走線寬度一致，盡量減少過孔數(shù)量;

選擇的連接器要能滿足最高速率性能要求。

在做電路設計時，只要注意到上面提到的這些地方，應該就可以保證芯片正常上電工作和傳輸鏈路上信號的性能，接下來我們需要做的是寄存器配置。需要注意，上電后系統(tǒng)最佳的配置順序是先ASIC，后retimer。這是因為如果retimer先于ASIC 配置，那么這時ASIC高速I/O口發(fā)送的數(shù)據(jù)不穩(wěn)定，而retimer只要檢測到有信號后，就會嘗試去鎖定，此時自適應出來的參數(shù)就不是最優(yōu)的。

下面還是以DS125DF1610為例，假設外部采用125MHz的參考時鐘，系統(tǒng)需要兼容12.5Gbps和6.25Gbps速率，下表就是我們常用到的配置流程。

在講解retimer配置的具體步驟之前，需要了解什么是掩碼方式寫入。因為在配置寄存器時，只能對需要配置的bit位進行修改，而其他bit位要保持默認值不變。

以step 2為例，需要對寄存器0x02進行掩碼為0x60的寫入操作，寫入值為0x20。首先，掩碼0x60展開后只有bit 5和6為1，也就是說我們只能修改寄存器0x02的bit 5和6，寫入的值為數(shù)據(jù)0x20相對應的bit位值，而寄存器其他bit位要保持出廠默認值不變。

下面將詳細說明每步配置的作用。

Step 1：retimer內(nèi)部寄存器一般分成兩類:shared寄存器和channel寄存器。像retimer的一些全局信息，比如chip ID，外部參考時鐘的選擇等等都在shared寄存器里。因此在配置之前，要清楚將要操作的是哪類寄存器。寄存器0xFF的bit 0就是進行選擇。

Step 2：在step 1中已經(jīng)選定操作的是shared寄存器，所以接下來對0x02寄存器的操作就是選擇外部參考時鐘，根據(jù)datasheet給出的值選中即可。

Step 3~5：一般shared寄存器需要操作的就是選擇參考時鐘，其它的配置都在channel寄存器中。首先Step 3選中channel寄存器，step 4和5選擇哪些channel將同時被修改。如果所有channel采用相同配置，最簡便的方法就是將0xFF的bit 1置為1，那么將會以廣播的方式修改所有通道，而不用再去配置channel選擇寄存器。

Step 6：配置channel寄存器前，將CDR置于復位狀態(tài)，以保證配置沒有完成之前，retimer不會嘗試去鎖定。

Step 7：CDR鎖定速率有兩種配置方式。如果系統(tǒng)速率是常見的標準速率，比如下表中列舉的值，那么我們直接選擇相應的寄存器值即可。但如果不是標準速率，比如11.3Gbps，那么我們就需要采用手動計算VCO工作頻率，具體步驟可以參考DS125DF1610產(chǎn)品資料的8.3.2章節(jié)。

Step 8：根據(jù)CDR鎖定時CTLE和DFE自適應算法的區(qū)別，通常有四種工作模式可選。如下表，可以根據(jù)調(diào)試情況，通過寄存器0x31選擇其中一種。

四種模式具體區(qū)別如下：

Mode 0：手動模式，CTLE和DFE均需要手動設置;

Mode 1：CTLE自適應，而DFE需要手動設置;

Mode 2：CTLE首先自適應到一個最優(yōu)的設置，然后DFE再自適應調(diào)整;

Mode 3：CTLE首先自適應到一個最低要求的水平，然后DFE自適應到最佳設置，最后CTLE再重新自適應到最佳的水平。

Step 9：根據(jù)上一步選擇的工作模式確定是否需要使能DFE。

Step 10~15：高速接口都是只有接收側(cè)參數(shù)可以自適應，發(fā)送側(cè)參數(shù)需要手動設置。Step 10到15就是用于配置retimer發(fā)送信號幅度，加重和FIR濾波器。

Step 16：釋放CDR復位。

通常情況下，完成上面的配置后，retimer就可以正常鎖定工作。如果測試中鏈路上有誤碼的話，則需要根據(jù)實際情況去優(yōu)化各個參數(shù)。