如今微控制器需要執(zhí)行廣大范圍的任務(wù)，包括管理實(shí)時(shí)控制算法、解碼高速通信協(xié)定，以及處理高頻傳感器發(fā)出的信號(hào)。輪詢(xún)方法（如檢查端口以確定新數(shù)據(jù)是否經(jīng)已到達(dá)）會(huì)消耗過(guò)多的CPU周期，而且對(duì)可靠服務(wù)I/O與外設(shè)的最大響應(yīng)時(shí)間也往往太長(zhǎng)。對(duì)于大多數(shù)嵌入式應(yīng)用而言，開(kāi)發(fā)人員以中斷來(lái)滿足對(duì)外設(shè)管理的實(shí)時(shí)要求。但中斷只能夠確定實(shí)時(shí)事件何時(shí)發(fā)生，開(kāi)發(fā)人員仍然必須在數(shù)據(jù)丟失之前讓CPU直接參與讀取I/O和外設(shè)。處理一個(gè)中斷可能需要同時(shí)中斷其它對(duì)延時(shí)敏感的任務(wù)，帶來(lái)任務(wù)轉(zhuǎn)換支出，并引發(fā)一系列棘手問(wèn)題，諸如如何管理多個(gè)中斷同時(shí)發(fā)生時(shí)的延時(shí)，所有這些都會(huì)降低系統(tǒng)可預(yù)測(cè)性和處理器的效率。

微控制器要想處理實(shí)時(shí)I/O和外設(shè)的高數(shù)據(jù)速率和頻率，便必須擁有更高的處理效率。但這個(gè)效率不能通過(guò)提高時(shí)鐘頻率來(lái)獲得(因?yàn)樾枰蠊?，而是要通過(guò)微控制器架構(gòu)的內(nèi)部改進(jìn)來(lái)實(shí)現(xiàn)。實(shí)際上，微控制器已經(jīng)開(kāi)始集成用來(lái)卸載特殊任務(wù)模塊的協(xié)處理器、可加快無(wú)懲罰型(penalty-free)內(nèi)存訪問(wèn)速度的多信道DMA控制器，以及能在內(nèi)部子系統(tǒng)之間發(fā)送信號(hào)以卸載I/O和外設(shè)管理任務(wù)的集成式事件系統(tǒng)。

卸載CPU任務(wù)還有很多方法

集成式協(xié)處理器在嵌入式微控制器中已獲得相當(dāng)廣泛的應(yīng)用，其中比較常見(jiàn)的協(xié)處理器是加密和TCP/IP卸載引擎。協(xié)處理器可高效卸載整個(gè)任務(wù)，或幫助執(zhí)行復(fù)雜算法中的密集計(jì)算部分。例如，一個(gè)加密引擎可以把CPU上的AES計(jì)算任務(wù)從每次運(yùn)算數(shù)千個(gè)周期縮減為數(shù)百個(gè)周期，而一個(gè)TCP/IP卸載引擎可以極小的CPU運(yùn)行支出來(lái)終止一個(gè)以太網(wǎng)連接。此外，卸載引擎還能簡(jiǎn)化這些任務(wù)的實(shí)現(xiàn)過(guò)程，使開(kāi)發(fā)人員無(wú)需編寫(xiě)擴(kuò)充代碼，便可以通過(guò)使用簡(jiǎn)單的API來(lái)加入先進(jìn)的功能。

DMA和事件系統(tǒng)技術(shù)對(duì)開(kāi)發(fā)人員來(lái)說(shuō)是比較陌生的，因此并不常使用。DMA控制器通過(guò)執(zhí)行數(shù)據(jù)訪問(wèn)（如在后臺(tái)執(zhí)行外設(shè)寄存器到內(nèi)部或外部SRAM的數(shù)據(jù)訪問(wèn)），從CPU卸載數(shù)據(jù)移動(dòng)管理任務(wù)。例如，開(kāi)發(fā)人員可以配置DMA控制器，把一個(gè)數(shù)據(jù)塊預(yù)載入片上RAM中，這樣在CPU需要它之前就可以快速訪問(wèn)，從而消除了等待狀態(tài)和相關(guān)延時(shí)。另外，DMA控制器還能夠承擔(dān)通信外設(shè)管理的大部分工作（見(jiàn)表1）。

表1 DMA控制器能夠承擔(dān)通信外設(shè)管理的大部分工作



利用DMA控制器所節(jié)省的周期數(shù)可以十分可觀：許多嵌入式開(kāi)發(fā)人員都已發(fā)現(xiàn)自己無(wú)法以有限的微控制器資源來(lái)滿足應(yīng)用的需求，直到認(rèn)識(shí)了DMA，才突然明白原來(lái)還有大量額外的周期可用，數(shù)目有時(shí)甚至多達(dá)整個(gè)系統(tǒng)的30%到50%左右。許多開(kāi)發(fā)人員都是在遇到處理方面的困難時(shí)，才首次發(fā)現(xiàn)這種未開(kāi)發(fā)的潛力，盡管實(shí)際上這種潛力從一開(kāi)始就可以使用。

熟知事件系統(tǒng)（event system）的開(kāi)發(fā)人員就更少了。事件系統(tǒng)與DMA制器協(xié)同工作，可進(jìn)一步減少CPU周期的負(fù)擔(dān)，并降低總體功耗。事件系統(tǒng)是一條總線，能夠?qū)奈⒖刂破魃系囊粋€(gè)外設(shè)發(fā)出的內(nèi)部信號(hào)連接到另一個(gè)外設(shè)。當(dāng)有事件在外設(shè)上發(fā)生時(shí)，它就可以在一個(gè)雙周期的延時(shí)內(nèi)觸發(fā)其它外設(shè)采取行動(dòng)，整個(gè)過(guò)程無(wú)需CPU參與，就和人體在手碰到火時(shí)無(wú)需大腦命令就自然做出反射動(dòng)作的把手抽出來(lái)一樣。

更確切地說(shuō)，事件系統(tǒng)利用一個(gè)連接了CPU、數(shù)據(jù)總線和DMA控制器的專(zhuān)用網(wǎng)絡(luò)在整個(gè)微控制器上進(jìn)行信號(hào)路由(見(jiàn)圖1)。在正常情況下，外設(shè)必須中斷CPU來(lái)激活某個(gè)行動(dòng)，包括讀取外設(shè)本身。而事件系統(tǒng)通過(guò)直接在外設(shè)之間發(fā)送相關(guān)事件，便可有效地使CPU擺脫這些中斷所帶來(lái)的負(fù)擔(dān)。開(kāi)發(fā)人員可以靈活配置外設(shè)來(lái)使用不同的事件通道，從而定義特定的事件路由，以滿足應(yīng)用的某些需求。


圖1 一個(gè)事件系統(tǒng)

靈活的卸載

DMA和事件系統(tǒng)配合工作，就可讓開(kāi)發(fā)人員卸載整個(gè)任務(wù)，這與協(xié)處理器的作用很類(lèi)似，但兩者間的關(guān)鍵區(qū)別是協(xié)處理器不是可編程的。協(xié)處理器采用硬件來(lái)執(zhí)行一個(gè)已詳細(xì)定義的任務(wù)，有時(shí)甚至是可配置的；而DMA控制器配合事件系統(tǒng)的可編程性使其適用于從最簡(jiǎn)單的到極復(fù)雜的各類(lèi)任務(wù)。在采用DMA和事件系統(tǒng)的情況下，DMA負(fù)責(zé)管理整個(gè)微處理器架構(gòu)上的數(shù)據(jù)傳輸；至于事件系統(tǒng)則控制這些低延時(shí)、高精度傳輸發(fā)生的時(shí)間。換言之，事件系統(tǒng)負(fù)責(zé)確保由DMA管理的數(shù)值在正確的時(shí)間/頻率下被采樣或輸出。

圖2所示為事件系統(tǒng)與DMA共同工作的原理模塊示意圖。ADC連接一個(gè)傳感器，并會(huì)采集信號(hào)樣本。內(nèi)部計(jì)數(shù)器被設(shè)置為與采樣頻率相匹配，用以提供規(guī)律且精確的時(shí)間間隔。事件系統(tǒng)可以直接激活A(yù)DC的采樣，而無(wú)需中斷CPU，使采樣頻率比利用微控制器的時(shí)鐘更為精確。當(dāng)ADC停止并完成轉(zhuǎn)換時(shí)，ADC便會(huì)觸發(fā)DMA通過(guò)事件系統(tǒng)存儲(chǔ)這些轉(zhuǎn)換值。



圖2 DMA控制器配合事件系統(tǒng)

事件管理可擴(kuò)展為包含多個(gè)事件、連接多個(gè)外設(shè)的更復(fù)雜的配置。例如一個(gè)輸入信號(hào)(事件1)可觸發(fā)ADC采樣(事件2)，并把數(shù)值存儲(chǔ)到DMA中(事件3)，直到DMA緩沖器溢滿(事件4)。在這種配置中，CPU只有在緩沖器數(shù)據(jù)溢滿需要處理時(shí)才會(huì)被中斷。

DMA控制器和事件系統(tǒng)還支持多通道，使開(kāi)發(fā)人員能夠配置一個(gè)與主CPU并行工作的互連結(jié)構(gòu)，因此，可采用一種固定性方式來(lái)對(duì)多個(gè)并行實(shí)時(shí)任務(wù)進(jìn)行協(xié)調(diào)。

固定性和延時(shí)

固定性在限制延時(shí)和管理實(shí)時(shí)嵌入式系統(tǒng)的響應(yīng)性方面扮演著關(guān)鍵的角色。系統(tǒng)的固定性越高，它的響應(yīng)性也就越穩(wěn)定。影響固定性的主要因素在于系統(tǒng)必須同時(shí)處理的中斷的數(shù)目。一般而言，系統(tǒng)里中斷的數(shù)量愈大，愈容易破壞系統(tǒng)的固定性。

假設(shè)一個(gè)系統(tǒng)只有一個(gè)中斷，并在50個(gè)周期內(nèi)完成。這樣一個(gè)中斷的延時(shí)相應(yīng)地在50個(gè)周期左右。要注意的是，即使最簡(jiǎn)單的中斷，微控制器也需要約50個(gè)周期的時(shí)間來(lái)保存有限寄存器數(shù)目的環(huán)境信息，而且還需訪問(wèn)外設(shè)、保存數(shù)據(jù)、存儲(chǔ)環(huán)境信息及清除管線。

然而，在固定性和延時(shí)方面，開(kāi)發(fā)人員遇到的大多數(shù)問(wèn)題并非處理單個(gè)中斷這么簡(jiǎn)單，而是當(dāng)眾多中斷同時(shí)發(fā)生時(shí)，應(yīng)如何在即時(shí)滿足所有要求。例如，如果有一個(gè)在75個(gè)周期內(nèi)完成而優(yōu)先權(quán)更高的中斷進(jìn)入系統(tǒng)，前一個(gè)中斷的延時(shí)就會(huì)受到影響，因?yàn)樗鼘⒈粌?yōu)先權(quán)更高的任務(wù)中斷。這時(shí)，優(yōu)先權(quán)較低之任務(wù)的延時(shí)便會(huì)變?yōu)?0到125個(gè)周期。

當(dāng)更多的中斷出現(xiàn)時(shí)，優(yōu)先權(quán)較低之中斷的延時(shí)隨固定性的下降而增加。一個(gè)50周期的任務(wù)可能多次被中斷，并最終需要數(shù)百乃至數(shù)千個(gè)周期來(lái)完成。這一點(diǎn)十分重要，因?yàn)椴⒎撬械闹袛喽季哂懈邇?yōu)先權(quán)，一切都是相對(duì)性的。

固定性直接影響到響應(yīng)性、可靠性和精度。當(dāng)開(kāi)發(fā)人員確切知道延時(shí)是50或500個(gè)周期，便可以在處理時(shí)可將之考慮在內(nèi)。不過(guò)，如果延時(shí)介于50到500個(gè)周期之間，即便是最優(yōu)秀的開(kāi)發(fā)人員，所能做的也不過(guò)是假設(shè)一個(gè)典型延時(shí)（如200個(gè)周期）數(shù)值，然后把所有的偏離視為誤差。此外，最壞的延時(shí)情況有可能出現(xiàn)在瀕臨實(shí)時(shí)期限的極值，威脅到系統(tǒng)的可靠性。

通過(guò)DMA控制器和事件系統(tǒng)來(lái)減少同時(shí)發(fā)生的中斷（即便是低頻中斷），可以大大提高系統(tǒng)的固定性并減小延時(shí)，而更高的固定性還有助于精度等其它重要因素的提升。
[!--empirenews.page--]
如何獲得更高的精度

下面以一個(gè)電源管理任務(wù)在驅(qū)動(dòng)電機(jī)等大負(fù)載時(shí)實(shí)現(xiàn)交流電源效率的最大化為例，來(lái)說(shuō)明固定性如何影響精度。因?yàn)榇蟛糠挚捎媚芰慷荚陔妷禾幱诜逯挡⑴c電流同相時(shí)供應(yīng)，所以這時(shí)系統(tǒng)的電流消耗量應(yīng)該最大。反之，電壓越接近零（即過(guò)零點(diǎn)），可用電能就越少，而效率也越低。利用功率因數(shù)校正（PFC），通過(guò)接入和斷開(kāi)大電容，調(diào)節(jié)負(fù)載保持交流電流和電壓同相，便可以提高功效。

比較器一般用于過(guò)零檢測(cè)，當(dāng)電壓下降至設(shè)定閾值以下或上升至閾值以上時(shí)，比較器便會(huì)接通。相對(duì)于使用比較器觸發(fā)中斷并驅(qū)使CPU開(kāi)關(guān)電容的情況，事件系統(tǒng)可以把比較器事件直接發(fā)送到定時(shí)器/計(jì)數(shù)器輸出，無(wú)需CPU干預(yù)即可控制開(kāi)關(guān)。

低優(yōu)先權(quán)任務(wù)（如PFC）的中斷延時(shí)可能需要數(shù)千個(gè)周期，而具體延時(shí)取決于有多少個(gè)優(yōu)先權(quán)更高的中斷同時(shí)發(fā)生。延時(shí)較大意味著電容會(huì)晚于最佳時(shí)刻開(kāi)關(guān)，這會(huì)顯著降低總體效率。相比之下，事件路由的延時(shí)最多兩個(gè)周期。

當(dāng)把上面的數(shù)字跟微控制器的時(shí)鐘頻率一同考慮時(shí)，便會(huì)發(fā)現(xiàn)如果微控制器的時(shí)鐘頻率為32MHz，一個(gè)雙周期延時(shí)所引入的誤差其實(shí)微不足道（2/32M）；而數(shù)千個(gè)周期的延時(shí)則可能大大影響高頻任務(wù)（它們本身也需要每隔數(shù)千周期才會(huì)被處理）的精度。值得注意的是，若中斷是由優(yōu)先權(quán)較高的任務(wù)發(fā)出的，該延時(shí)可能降至50個(gè)周期左右。不過(guò)，這樣一來(lái)會(huì)導(dǎo)致根據(jù)精度要求而不是根據(jù)系統(tǒng)功能的重要性來(lái)分配優(yōu)先權(quán)，而且這只是把缺乏固定性引起的誤差轉(zhuǎn)移給了其它任務(wù)而已。

更高的精度在產(chǎn)生信號(hào)時(shí)也起著關(guān)鍵的作用，這里所指的并非單純的信號(hào)采樣。以創(chuàng)建100kHz波形為例，利用中斷，波形的精度將受相對(duì)于信號(hào)速率的可變延時(shí)的影響，并根據(jù)任務(wù)切換和已堆積的其它中斷數(shù)量而變得稍慢或稍快。注意，當(dāng)波形平均而言準(zhǔn)確時(shí)，在許多情況下，影響只來(lái)自是兩個(gè)連續(xù)樣本之間的相對(duì)差異。

高頻信號(hào)處理

在大量嵌入式應(yīng)用中，信號(hào)產(chǎn)生成為了一個(gè)越來(lái)越普遍的任務(wù)。信號(hào)用于產(chǎn)生聲音、管理電壓轉(zhuǎn)換調(diào)節(jié)器、控制工業(yè)應(yīng)用中的致動(dòng)器，以及實(shí)現(xiàn)無(wú)數(shù)其它功能。信號(hào)的頻率越高，采用中斷時(shí)CPU上的負(fù)荷就越大，其他任務(wù)延時(shí)增加的可能性也越高。

對(duì)于發(fā)生頻率較高的事件而言，CPU負(fù)荷是一大考慮因素。例如，高速傳感器必須在下一個(gè)樣本準(zhǔn)備好之前進(jìn)行采樣，以防丟失數(shù)據(jù)。以一個(gè)流量計(jì)多軸定位系統(tǒng)或一個(gè)擁有每秒采集200萬(wàn)個(gè)樣本采樣速度的快速精確測(cè)量能力的儀表系統(tǒng)為例，單是采集樣本，每秒便消耗了數(shù)十到數(shù)億個(gè)周期。而若采用一個(gè)事件系統(tǒng)和DMA控制器，所有這些周期都可從CPU卸載，而且這些樣本還會(huì)被實(shí)際處理，而不是簡(jiǎn)單地緩存。即使只是一個(gè)僅需要50個(gè)周期來(lái)完成、需要任務(wù)切換支出的簡(jiǎn)單任務(wù)，也能夠從CPU卸載一億個(gè)周期。鑒于這個(gè)原因，許多系統(tǒng)都使用獨(dú)立的微控制器來(lái)管理各個(gè)高頻傳感器或電機(jī)。

對(duì)于頻率較高的任務(wù)，事件系統(tǒng)和DMA控制器還能夠?qū)崿F(xiàn)以下事項(xiàng)：

• 精確的時(shí)間戳（(time-stamping)：為采樣加上時(shí)間戳讓開(kāi)發(fā)人員能夠使信號(hào)更好地與外部事件同步。在雙周期延時(shí)的情況下，時(shí)間戳遠(yuǎn)比標(biāo)注中斷更精確，并可省去后者達(dá)數(shù)千個(gè)周期的延時(shí)。

• 過(guò)度采樣：提高傳感器分辨率的其中一個(gè)方法是過(guò)度采樣。譬如，把計(jì)數(shù)器除以16，可以使采樣樣本數(shù)目增加到16倍，從而提高傳感器的總體精度。由于CPU沒(méi)有直接參與樣本的采集和存儲(chǔ)，故有可能出現(xiàn)過(guò)度采樣，而無(wú)太多懲罰。

• 動(dòng)態(tài)頻率：某些應(yīng)用只在某些時(shí)間或特定工作條件下才需要較高的感測(cè)精度。例如，水表在水流速度快速變化時(shí)，采樣頻率會(huì)較高；而在流量被切斷或流速穩(wěn)定時(shí)，又回復(fù)正常頻率。采樣頻率不但易于調(diào)節(jié)，而且還不會(huì)影響即時(shí)響應(yīng)能力。

• 降低堆棧大小：減少并行中斷數(shù)目的另一個(gè)好處是能夠維持較小的堆棧。由于每一個(gè)中斷都必須通過(guò)在堆棧中增加數(shù)十個(gè)寄存器來(lái)執(zhí)行環(huán)境信息保存，因此消除了好幾個(gè)環(huán)境保存層，顯著減低所需堆棧的大小，這將讓?xiě)?yīng)用能夠使用更少的RAM存儲(chǔ)器。

• 抗擴(kuò)展能力：鑒于不同微控制器支持的外設(shè)數(shù)目不同，同一應(yīng)用的中斷數(shù)目可能隨產(chǎn)品價(jià)格而各有不同。即便使用同一個(gè)微控制器系列，支持更多功能的較高端系統(tǒng)會(huì)有更多的中斷，降低了總體固定性。因此，把設(shè)計(jì)移植到集成度更高的微控制器，可能會(huì)影響信號(hào)延時(shí)乃至采樣和輸出的精度。

• 實(shí)現(xiàn)簡(jiǎn)易軟件改變：由于事件處理減少了CPU干預(yù)，所以系統(tǒng)可在不會(huì)影響實(shí)時(shí)響應(yīng)的情況下實(shí)現(xiàn)軟件改變。即便需要更多的CPU時(shí)間來(lái)處理額外的功能，事件處理和響應(yīng)時(shí)間也將完全相同。否則，就很難在產(chǎn)品使用壽命期間為即時(shí)應(yīng)用實(shí)現(xiàn)軟件的改變。

自主控制

一個(gè)嵌入式微控制器可能要執(zhí)行無(wú)數(shù)個(gè)任務(wù)來(lái)降低功耗、提高精度以及改善用戶體驗(yàn)，而許多這類(lèi)任務(wù)只不過(guò)是監(jiān)控或是檢測(cè)單個(gè)數(shù)值。例如電池監(jiān)控器進(jìn)行監(jiān)測(cè)，直至電壓降至某個(gè)數(shù)值以下。然后，系統(tǒng)就觸發(fā)關(guān)斷操作，在仍有足夠電量時(shí)保存應(yīng)用數(shù)據(jù)。

提升用戶體驗(yàn)常常是許多消費(fèi)類(lèi)產(chǎn)品的主要賣(mài)點(diǎn)。例如，事件系統(tǒng)能夠加快系統(tǒng)對(duì)喚醒按鍵或外設(shè)輸入的響應(yīng)速度，在兩個(gè)周期內(nèi)就可以做出反應(yīng)。如果與采用中斷的響應(yīng)性比較，由于中斷需要系統(tǒng)返回到工作模式，因此就降低了能效?；谶@個(gè)原因，開(kāi)發(fā)人員常常延長(zhǎng)定時(shí)器的時(shí)間間隔，以致降低了響應(yīng)性。

若利用中斷，對(duì)于CPU處理能力而言，執(zhí)行這類(lèi)任務(wù)的成本太高，而且會(huì)增加延時(shí)，降低固定性。而采用事件系統(tǒng)和DMA控制器，開(kāi)發(fā)人員就能夠避免CPU執(zhí)行這些功能。這不僅可減少系統(tǒng)必須管理的中斷數(shù)量，而且還能簡(jiǎn)化任務(wù)的實(shí)現(xiàn)和管理。

例如，在一個(gè)在特殊工作條件下向用戶發(fā)出警示信息的應(yīng)用中，預(yù)先設(shè)置的聲音文件可以存儲(chǔ)在緩存中，再利用DMA通過(guò)適當(dāng)?shù)耐庠O(shè)饋入到揚(yáng)聲器，而利用定時(shí)器，事件系統(tǒng)就可以確保44,056KHz的準(zhǔn)確數(shù)據(jù)率。此外還有一個(gè)額外的好處，因?yàn)轭l率準(zhǔn)確且穩(wěn)定，聲音保真度也得以提高。從性能角度來(lái)看，只要配置了DMA和事件系統(tǒng)，CPU就完全不用干預(yù)播放任務(wù)了。

說(shuō)這些任務(wù)變得更“自由”可能顯得有點(diǎn)夸張。不過(guò)，以這種方式執(zhí)行這些任務(wù)，的確使其能夠適用于更寬范圍的應(yīng)用。協(xié)處理器、DMA控制器和事件系統(tǒng)的結(jié)合能夠釋放控制器，讓它只進(jìn)行信號(hào)處理，而不必把大部分資源消耗在信號(hào)的周期密集型采集工作上。因此，CPU得以保存大部分處理能力進(jìn)行信號(hào)處理。這樣一來(lái)，就可以利用單個(gè)控制器管理多個(gè)高頻任務(wù)。這也簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，使用戶能夠以更低的成本在單個(gè)微控制器上執(zhí)行更多任務(wù)，更容易實(shí)現(xiàn)多個(gè)信號(hào)之間的互連性，并提高能效。

對(duì)許多應(yīng)用來(lái)說(shuō)，能否支持多個(gè)任務(wù)可成為一項(xiàng)重要的產(chǎn)品差異化指標(biāo)。例如，采用了DMA控制器和事件系統(tǒng)的電機(jī)控制應(yīng)用，就能夠使微控制器釋放出足夠的資源，使開(kāi)發(fā)人員能夠以在不增加系統(tǒng)材料成本的條件下實(shí)現(xiàn)PFC等先進(jìn)功能。

除了通過(guò)卸載中斷來(lái)提高微控制器的性能和能力之外，事件系統(tǒng)還能夠把功耗最低降至1/7（具體數(shù)字取決于應(yīng)用）。表2所示為一個(gè)需要每秒120萬(wàn)周期的應(yīng)用的功率相關(guān)數(shù)據(jù)。在12MHz時(shí)，微控制器只有10%的時(shí)間在工作模式下，其余時(shí)間都處于待機(jī)模式。執(zhí)行DMA控制器和事件系統(tǒng)可以卸載大量CPU每秒必須執(zhí)行的周期數(shù)，使微控制器進(jìn)入閑置或睡眠模式。鑒于工作模式下的耗電量遠(yuǎn)大于閑置睡眠模式下的，就算工作模式只出現(xiàn)少許百分比變化，所能節(jié)省的功率也可以是相當(dāng)可觀的。

表2 一個(gè)需要每秒120萬(wàn)周期的應(yīng)用的功率相關(guān)數(shù)據(jù)



總結(jié)

架構(gòu)方面的改進(jìn)提高了CPU的總體能力，使得嵌入式微控制器系統(tǒng)性能不斷提升。協(xié)處理器能夠從CPU卸載已詳細(xì)定義的計(jì)算密集型任務(wù)，DMA控制器可把整個(gè)系統(tǒng)的數(shù)據(jù)移動(dòng)任務(wù)從CPU中解放出來(lái)，而事件系統(tǒng)可解決有關(guān)多個(gè)由頻率觸發(fā)中斷的瓶頸問(wèn)題。通過(guò)減少系統(tǒng)必須處理的并行中斷的數(shù)目，開(kāi)發(fā)人員能夠提高系統(tǒng)固定性，從而降低延時(shí)，提高信號(hào)的分辨率和精度，改善穩(wěn)定性和可預(yù)測(cè)性，并增強(qiáng)系統(tǒng)可靠性。這樣一來(lái)，設(shè)計(jì)人員不但使用單個(gè)微處理器就能夠執(zhí)行以往需要多個(gè)微控制器才能完成的工作，而且還可降低系統(tǒng)的成本和功耗。