據臺灣對外貿易發(fā)展協會(TAITRA)透露，芯片業(yè)代工巨頭臺積電公司可望于今年年底前推出業(yè)內首款采用3D芯片堆疊技術的半導體芯片產品。Intel 則曾于今年五月份表示，他們將于今年年底前開始量產結合了三門晶體管技術(臺積電計劃14nm節(jié)點啟用類似的Finfet技術)的芯片產品。而臺積電這次 推出采用3D芯片堆疊技術半導體芯片產品的時間點則與其非?？拷?。

與其它半導體廠商一樣，臺積電也一直在開發(fā)以穿硅互聯技術(TSV)為核心的3D芯片堆疊技術。不過需要說明的是，這種技術與Intel的三門晶體管技術存在很大的區(qū)別，以TSV為核心的3D芯片堆疊技術主要在芯片的互聯層做文章，通過在互聯層中采用TSV技術來將各塊芯片連接在一起，以達到縮小芯片總占地面積，減小芯片間信號傳輸距離的目的。而三門晶體管技術則是從芯片的核心部分--晶體管內部結構上進行改革。

不過，在增加芯片單位面積內的晶體管密度方面，3D芯片堆疊技術和三門晶體管技術均能起到正面的影響作用。

根據TAITRA的報道，3D芯片堆疊技術可以將芯片的晶體管密度等效增加到最大1000倍左右的水平，而且芯片的能耗則可降低50%左右。

TAITRA還引用了臺積電研發(fā)部門高級副總裁蔣尚義的話稱，臺積電一直都在與芯片封裝商，以及芯片自動化設計軟件開發(fā)商就改善3D芯片堆疊技術的實用性方面進行緊密合作。