工研院產(chǎn)科國(guó)際所表示，各大廠投入面板級(jí)扇出型封裝技術(shù)，在制程加工技術(shù)與自動(dòng)化加工設(shè)備上，廠商積極開發(fā)。

半導(dǎo)體封裝需求在近十年來一直由智能手機(jī)的需求所引領(lǐng)，更快的處理速度、更多的功能整合但卻要更薄、更省電的芯片，使得所有相應(yīng)的封裝趨勢(shì)從傳統(tǒng)的打線到現(xiàn)在手機(jī)板上有一半以上的IC，都采用先進(jìn)的晶圓級(jí)封裝技術(shù)。

觀察全球封裝設(shè)備趨勢(shì)，工研院產(chǎn)業(yè)科技國(guó)際策略發(fā)展所機(jī)械與系統(tǒng)研究組資深產(chǎn)業(yè)分析師葉錦清指出，以臺(tái)積電為例，臺(tái)積電深耕CoWoS技術(shù)，采用硅穿孔(TSV)的硅晶圓做為載體，在單一元件中整合數(shù)枚芯片，可減低功耗、改善系統(tǒng)特性并縮小物件尺寸。

此外，臺(tái)積電也布局面板級(jí)扇出型封裝(Fan-out panel level packaging，F(xiàn)OPLP)，成本可比CoWoS低，可省去載板，成本可較傳統(tǒng)的PoP封裝降低2成到3成。

業(yè)內(nèi)人士指出，相關(guān)技術(shù)使用在蘋果設(shè)計(jì)、由臺(tái)積電獨(dú)家代工的應(yīng)用處理器產(chǎn)品。

工研院產(chǎn)科國(guó)際所指出，F(xiàn)OPLP與扇出型晶圓級(jí)封裝(FOWLP)同樣具備提升電氣性能與I/O密度、支持薄型化設(shè)計(jì)等，產(chǎn)業(yè)將通過更大面積生產(chǎn)降低成本，吸引封測(cè)廠與印刷電路板和面板廠商投入。

然而，相較于晶圓級(jí)已成熟的加工設(shè)備和技術(shù)，F(xiàn)OPLP在制程加工技術(shù)與自動(dòng)化加工設(shè)備匹配上，廠商仍在積極開發(fā)階段。此外，在大面積制程時(shí)，也容易在模封和重布線層有翹曲問題而降低良率，都是目前尚待克服的問題。