Avago Technologies（安華高科技）于6月28日宣布，它已經(jīng)率先在65 nm CMOS工藝技術(shù)中驗證了其SerDes核心。這一重大里程碑推進(jìn)了SerDes (串行/解串) ASIC核心設(shè)計的發(fā)展，使其從當(dāng)前的90 nm主流工藝技術(shù)進(jìn)入到了65 nm工藝技術(shù)。

Avago Technologies（安華高科技）的嵌入式SerDes知識產(chǎn)權(quán)(IP)核心實現(xiàn)了極低的抖動性，可以根據(jù)需求將多條SerDes通道集成到一個65-nm CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)芯片上，每條通道的工作速率高達(dá)12.5 Gbps。

新的SerDes核心還采用了Avago Technologies（安華高科技）專有的無時鐘判定反饋平衡技術(shù)、優(yōu)化通道比特誤碼率的片上BERT、改善電源噪聲抑制能力的LC頻率振蕩器以及測試AC耦合連接的1149.6 AC-Extest。

Avago Technologies（安華高科技）豐富的嵌入式SerDes產(chǎn)品包括為光纖通道、XAUI/CEI、XFI、802.3ap和PCI-Express等領(lǐng)域的應(yīng)用而設(shè)計的核心；而這次在65 nm CMOS工藝技術(shù)中得以驗證的SerDes核心則是其最新加入的成員。

Avago Technologies（安華高科技）在系統(tǒng)級結(jié)構(gòu)的定義之初即結(jié)合了各種測試功能，并提供了內(nèi)電路制造測試、功能性測試、系統(tǒng)開通和調(diào)試以及現(xiàn)場診斷等多種功能。這些測試功能的整合，大幅度加快了具有高可靠性的高帶寬網(wǎng)絡(luò)和存儲系統(tǒng)投放市場的周期。