Cadence發(fā)布DSP內(nèi)核新產(chǎn)品，“最適合神經(jīng)網(wǎng)絡(luò)”

時(shí)間：2016-05-10 16:39:35

關(guān)鍵字： cadence DSP 內(nèi)核新品發(fā)布神經(jīng)網(wǎng)絡(luò)

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]美國(guó)鏗騰電子科技有限公司(Cadence Design Systems)發(fā)布了用于計(jì)算機(jī)視覺(jué)及圖像處理的DSP內(nèi)核新產(chǎn)品“Tensilica Vision P6 DSP”。與現(xiàn)有產(chǎn)品“Tensilica

美國(guó)鏗騰電子科技有限公司(Cadence Design Systems)發(fā)布了用于計(jì)算機(jī)視覺(jué)及圖像處理的DSP內(nèi)核新產(chǎn)品“Tensilica Vision P6 DSP”。與現(xiàn)有產(chǎn)品“Tensilica Vision P5 DSP”相比，性能最多可提高4倍。

新產(chǎn)品 Vision P6 DSP的每周期處理的數(shù)據(jù)量增至9728bit，而現(xiàn)有的Vision P5 DSP為7168bit。而且，積和運(yùn)算器的數(shù)量由64增至256，達(dá)到原來(lái)的4倍。還可通過(guò)選配方式實(shí)現(xiàn)對(duì)IEEE754標(biāo)準(zhǔn)半精度浮點(diǎn)運(yùn)算(FP16)的支持。另外，P6與P5一樣，可以通過(guò)選配方式實(shí)現(xiàn)對(duì)單精度32bit浮點(diǎn)運(yùn)算的支持。

據(jù)介紹，新產(chǎn)品還擴(kuò)展了指令集，成為了最適合卷積神經(jīng)網(wǎng)絡(luò)用途的DSP內(nèi)核。而且，與其他GPU內(nèi)核相比，能以非常低的功耗實(shí)現(xiàn)兩倍的幀率。另外，還具備On The Fly數(shù)據(jù)壓縮功能，可在要求高性能的神經(jīng)網(wǎng)絡(luò)的全連通(Fully Connected)層中大幅減少所需要的內(nèi)存占用空間和帶寬。

Tensilica Vision P6 DSP將從2016年6月底開(kāi)始向優(yōu)先客戶銷售。