Achronix近日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedcore eFGPA嵌入式FPGA可加速數(shù)據(jù)密集的人工智能(AI)/機器學(xué)習(xí)、5G移動通信、汽車先進駕駛員輔助系統(tǒng)(ADAS)、數(shù)據(jù)中心和網(wǎng)絡(luò)應(yīng)用; Speedcore custom blocks定制單元塊可以大幅度地提升性能、功耗和面積效率，并支持以前在FPGA獨立芯片上無法實現(xiàn)的功能。利用Speedcore custom blocks定制單元塊，客戶可以獲得ASIC級的效率并同時保持FPGA的靈活性，從而帶來了一種可以將功耗和面積降至最低、同時將數(shù)據(jù)流通量最大化的高效實現(xiàn)方式。

隨著新一波智能數(shù)據(jù)密集型應(yīng)用的興起，基于傳統(tǒng)的CPU架構(gòu)已經(jīng)無法滿足這些新應(yīng)用中計算需求的指數(shù)級增長，推動了對全新的、異構(gòu)的、帶有可編程硬件加速器的計算架構(gòu)的需求。Speedcore eFPGA提供了性能最高而成本最低的硬件加速，而現(xiàn)在借助Speedcore custom blocks定制單元模塊，過去在獨立FPGA運算結(jié)構(gòu)中運行緩慢且消耗大量資源的功能，都可以面向最高性能和最小片芯面積這些目標(biāo)進行優(yōu)化。從以下案例可以了解詳情：

· 通過為矩陣乘法運算優(yōu)化數(shù)字信號處理器(DSP)和存儲單元塊，基于卷積神經(jīng)網(wǎng)絡(luò)(CNN)的YOLO目標(biāo)識別算法的芯片面積被縮減了超過40%。

· 如果用Speedcore custom blocks定制單元塊來實現(xiàn)，需要并行比較器陣列的大型字符串搜索功能的片芯面積可以縮減超過90%。

· 桶形移位器(Barrel shifter)和二進制位處理結(jié)構(gòu)也可以在Speedcore custom blocks定制單元塊中完全實現(xiàn)，從而在同樣的面積中實現(xiàn)更大的、更精妙的應(yīng)用，提升了可獲得的頻率。

· 一個運行在800MHz的400Gbps包處理數(shù)據(jù)通道的核心功能也可以用Speedcore custom blocks定制單元塊來實現(xiàn)，其可編程邏輯管理分析和控制功能。今天的FPGA獨立芯片不能為包處理應(yīng)用提供這么高的數(shù)據(jù)吞吐量。

“業(yè)界領(lǐng)袖對Speedcore custom blocks定制單元塊及其可發(fā)揮的潛力倍感興奮，”Achronix Semiconductor市場營銷副總裁Steve Mensor表示。“目前與我們合作的公司都在打造下一代異構(gòu)計算平臺和高帶寬通信系統(tǒng)，他們正在構(gòu)建高性能的硬件加速器，可以隨著其計算算法的演進而不斷調(diào)整?，F(xiàn)在，Achronix eFPGA IP產(chǎn)品在添加了Speedcore custom blocks定制單元塊以后，就使其在擁有可編程性的同時還能夠擁有ASIC級的性能以及高片芯面積效率。”

Speedcore Custom Blocks定制單元塊的定義過程

Speedcore custom blocks定制單元塊由Achronix與其客戶共同定義，這需要一個詳細(xì)的加速工作負(fù)載架構(gòu)分析，作為性能和/或面積瓶頸的重復(fù)性功能被評估為潛在目標(biāo)，有可能被硬化而進入Speedcore custom blocks定制單元塊。隨后，Achronix將為客戶提供一個用于基準(zhǔn)測試和評估的新版ACE設(shè)計工具，它包含了帶有定制單元塊的、新的Speedcore eFPGA。根據(jù)需求，該過程可以被多次迭代，為客戶的系統(tǒng)創(chuàng)建優(yōu)化的解決方案。

ACE設(shè)計工具提供的支持

Achronix的ACE設(shè)計工具全面支持Speedcore custom blocks定制單元塊，可以與存儲器和DSP單元塊相同的方式，提供從設(shè)計捕獲到比特流生產(chǎn)和系統(tǒng)調(diào)試等功能。Achronix為每個Speedcore custom blocks定制單元塊創(chuàng)建了一種獨有圖形化用戶接口(GUI)，它可以管理所有的配置規(guī)則。ACE擁有Speedcore custom blocks定制單元塊所有配置的完整的時序細(xì)節(jié)，支持ACE去完成各種設(shè)計基于時序的布局和布線。客戶可以用強大的版圖規(guī)劃器來優(yōu)化設(shè)計，并為所有的單元實例去制定局域或者定點的任務(wù)安排。ACE還包括一個關(guān)鍵路徑分析工具，它可以支持客戶去分析時序?？蛻暨€可以使用ACE強大的Snapshot嵌入式邏輯分析儀，去創(chuàng)建復(fù)雜的觸發(fā)器并展示Speedcore內(nèi)的實時信號。

關(guān)于Speedcore嵌入式FPGA(eFPGA)

Speedcore嵌入式FPGA(eFPGA)IP產(chǎn)品可以被嵌入到一款A(yù)SIC或者SoC之中，客戶通過細(xì)化其所需的邏輯功能、RAM存儲器和DSP資源，然后Achronix將配置Speedcore IP以滿足其個性化的需求。Speedcore查找表(LUT)、RAM單元、DSP64單元和定制單元塊能夠以靈活的縱列方式組合在一起，為客戶的應(yīng)用創(chuàng)建最優(yōu)化的可編程功能。