1 IP的硬件結(jié)構(gòu)及寄存器

1.1 IP硬件結(jié)構(gòu)

IP內(nèi)部結(jié)構(gòu)如圖1所示。主要由波特率時(shí)鐘寄存器、寄存器組控制器、并行I／O接口、I2C可編程接口、I2C接口引擎5個(gè)模塊組成。

波特率時(shí)鐘產(chǎn)生器用來(lái)產(chǎn)生I2C IP工作的基本時(shí)鐘頻率；寄存器組控制器用來(lái)對(duì)寄存器進(jìn)行設(shè)置，設(shè)置數(shù)據(jù)通過(guò)并行I／O接口傳送到該模塊中；并行I／O接口模塊用來(lái)處理可編程接口模塊傳送過(guò)來(lái)的命令；I2C可編程接口模塊用來(lái)設(shè)置IP各個(gè)寄存器的地址；I2C接口引擎模塊執(zhí)行I2C總線上數(shù)據(jù)的傳輸。

1.2  寄存器結(jié)構(gòu)

I2C控制IP主要由6個(gè)寄存器構(gòu)成，如表1所列。通過(guò)對(duì)寄存器的讀寫(xiě)可以方便地控制I2C總線數(shù)據(jù)的傳輸，從而實(shí)現(xiàn)NiosII處理器與設(shè)備之間的通信。數(shù)據(jù)寄存器用來(lái)存放I2C總線上要傳送的數(shù)據(jù)；波特率產(chǎn)生模塊，波特率時(shí)鐘寄存器和時(shí)鐘寄存器共同決定I2C總線上SCL的頻率。SCL的計(jì)算公式為其中System_clk是系統(tǒng)時(shí)鐘；Value是時(shí)鐘寄存器的值；divider是波特率時(shí)鐘寄存器的值所對(duì)應(yīng)的分頻數(shù)(寄存器的值與分頻數(shù)相差為1，如寄存器設(shè)置為0，則分頻數(shù)為1；寄存器設(shè)置為1，則分頻數(shù)值為2)。

本地地址寄存器、控制寄存器、狀態(tài)寄存器的詳細(xì)介紹略——編者注。

2  I2C控制lP在成像系統(tǒng)中的應(yīng)用

在成像系統(tǒng)中，CMOS傳感器應(yīng)用非常普遍。這些傳感器大多數(shù)都自帶I2C串行通信接口，本文以MT9M011為例介紹I2C控制IP在成像系統(tǒng)中的應(yīng)用。MT9M011傳感器根據(jù)讀寫(xiě)位數(shù)可分為兩種方式：16位數(shù)據(jù)讀寫(xiě)方式和8位數(shù)據(jù)讀寫(xiě)方式。這里選用曝光寄存器，采用16位讀寫(xiě)方式進(jìn)行操作，時(shí)序如圖2所示。

從設(shè)備地址(寫(xiě)模式)與從設(shè)備地址(讀模式)高7位為從器件地址，第8位是讀寫(xiě)控制位(R／W)，它控制數(shù)據(jù)的傳輸方向。

向曝光寄存器0x09寫(xiě)入數(shù)據(jù)：主器件啟動(dòng)傳輸，然后發(fā)送它所要尋址的從設(shè)備地址(寫(xiě)模式)。MT9M011監(jiān)視總線，當(dāng)其地址與傳送的從器件地址相符時(shí)，響應(yīng)一位應(yīng)答信號(hào)，接著主器件發(fā)送曝光寄存器地址，MT9M011再次應(yīng)答，在向曝光寄存器中寫(xiě)入16位數(shù)據(jù)后主器件停止寫(xiě)數(shù)據(jù)。每傳送8位數(shù)據(jù)，從器件MT9M011都會(huì)產(chǎn)生一位應(yīng)答信號(hào)。

[!--empirenews.page--]

從曝光寄存器0x09讀出數(shù)據(jù)：開(kāi)始部分與寫(xiě)數(shù)據(jù)時(shí)序是相同的，當(dāng)主器件發(fā)送完從設(shè)備地址(寫(xiě)模式)和寄存器地址后，需要重新啟動(dòng)，并發(fā)送從設(shè)備地址(讀模式)，然后才能從寄存器中讀出數(shù)據(jù)。每讀完1字節(jié)數(shù)據(jù)，主器件都會(huì)產(chǎn)生1位應(yīng)答信號(hào)。當(dāng)16位數(shù)據(jù)被讀出后，主器件發(fā)送1位非應(yīng)答信號(hào)，傳輸結(jié)束。

3  IP應(yīng)用實(shí)例

3.1  硬件設(shè)計(jì)

本文使用I2C控制IP對(duì)圖像傳感器MT9M011寄存器進(jìn)行并行配置。硬件設(shè)計(jì)基于SOPC技術(shù)，將系統(tǒng)組件庫(kù)提供的32位Nios II軟核處理器、SDRAM接口模塊、TIMER定時(shí)器模塊(提供SignaltapII中對(duì)信號(hào)進(jìn)行采樣的頻率)、PIO模塊以及I2C控制IP(配置為主設(shè)備)集成在一塊FPGA內(nèi)。QuartusII頂層原理略——編者注。

3.2  軟件設(shè)計(jì)

軟件的編寫(xiě)有兩種方式：一種是對(duì)I2C控制IP應(yīng)用程序編程接口(API)函數(shù)的操作；另一種是利用Altera提供的讀寫(xiě)函數(shù)對(duì)寄存器進(jìn)行操作。為了提高系統(tǒng)運(yùn)行的速度，采用第二種方法。系統(tǒng)軟件部分是在NiosII IDE中，通過(guò)編寫(xiě)C代碼完成的。

對(duì)CMOS寄存器的并行配置程序主要包括以下兩個(gè)部分：

①I(mǎi)P初始化設(shè)置：包括設(shè)置波特率、設(shè)置本地址寄存器、設(shè)置時(shí)鐘寄存器值。

②選擇CMOS1，對(duì)其寄存器進(jìn)行讀寫(xiě)；選擇CMOS2，對(duì)其寄存器進(jìn)行讀寫(xiě)。寄存器選擇曝光寄存器。

關(guān)鍵代碼如下：

[!--empirenews.page--]

函數(shù)checkBus查詢(xún)狀態(tài)寄存器的麗來(lái)判斷I2C總線忙／閑狀態(tài)，checkProgres函數(shù)查詢(xún)狀態(tài)寄存器的PIN來(lái)判斷總線數(shù)據(jù)是否傳輸完成。為了便于觀察讀出的數(shù)據(jù)和寫(xiě)入的數(shù)據(jù)是否一致，通常將程序包含在while語(yǔ)句中。

4  實(shí)驗(yàn)驗(yàn)證

將硬件系統(tǒng)生成的下載文件燒寫(xiě)到FPGA芯片上并運(yùn)行C代碼程序，用QuartusII自帶的SignahapII邏輯分析儀對(duì)I2C總線上的數(shù)據(jù)進(jìn)行觀察。圖3為所得到的波形，信號(hào)由上至下分別為CMOS2／CMOS1上的I2C總線信號(hào)m_sclk_2、m_sda_2、m_sclk_1、m_sda_1。前半部分給CMOS1寫(xiě)入0x06、0x07，然后讀出；后半部分對(duì)CMOS2寫(xiě)入相同的數(shù)并讀出。此波形滿(mǎn)足MT9M011圖像傳感器時(shí)序讀寫(xiě)要求。

5 系統(tǒng)擴(kuò)展

在需要多路CMOS配置的應(yīng)用中，使用該I2C控制IP可以很容易地實(shí)現(xiàn)多路并行CMOS寄存器配置。例如，8路并行CMOS配置系統(tǒng)：在電路板上焊接8片CMOS傳感器芯片，通過(guò)對(duì)分配器3路信號(hào)的控制    將使能并行加載到8塊CMOS芯片，3路控制信號(hào)和使能信號(hào)通過(guò)對(duì)SOPC系統(tǒng)的PIO接口模塊的控制來(lái)實(shí)現(xiàn)，配置數(shù)據(jù)的傳輸則在I2C控制IP的控制下完成。電路板結(jié)構(gòu)簡(jiǎn)單，系統(tǒng)容易實(shí)現(xiàn)。

結(jié)  語(yǔ)

本文所介紹的I2C IP可作為自定義組件加載到SOPC系統(tǒng)中，使系統(tǒng)的設(shè)計(jì)更為靈活，功能擴(kuò)展上具有較大的潛力。在采用CMOS圖像傳感器的成像系統(tǒng)中，I2C接口應(yīng)用普遍，本文通過(guò)給出該IP應(yīng)用實(shí)例，說(shuō)明了該IP的使用具有廣闊的前景和較高的應(yīng)用價(jià)值。