1. 第1腳：數(shù)據(jù)輸出端QB

2. 第2腳：數(shù)據(jù)輸出端QC

3. 第3腳：數(shù)據(jù)輸出端QD

4. 第4腳：數(shù)據(jù)輸出端QE

5. 第5腳：數(shù)據(jù)輸出端QF

6. 第6腳：數(shù)據(jù)輸出端QG

7. 第7腳：數(shù)據(jù)輸出端QH

8. 第8腳：電源GND

9. 第9腳：串行數(shù)據(jù)輸入端SQH，時鐘下降沿數(shù)據(jù)移出

10. 第10腳：復(fù)位引腳RESET

11. 第11腳：數(shù)據(jù)移位時鐘輸入端SCK

12. 第12腳：數(shù)據(jù)鎖存信號輸入端RCK

13. 第13腳：數(shù)據(jù)輸出使能端/OE,低電平有效

14. 第14腳：串行數(shù)據(jù)輸入端A，時鐘上升沿數(shù)據(jù)移入

15. 第15腳：數(shù)據(jù)輸出端QA

16. 第16腳：電源VDD