DSP的供電電路設計是DSP應用系統(tǒng)設計的一個重要組成部分。TIDSP家族(C6000和C54xx)要求有獨立的內核電源和I/O電源，如TMS320VC5402，它的內核電壓是1.8V，I/O電壓是3.3V。由于DSP一般在系統(tǒng)中要承擔大量的實時數(shù)據(jù)計算，在其CPU內部，頻繁的部件開關轉換會使系統(tǒng)功耗大大增加。所以降低DSP內部CPU供電的核心電壓無疑是降低系統(tǒng)功耗的最有效的辦法之一。

雖然TI的DSP不要求內核電源和I/O電源之間有特殊的上電順序，但是假如有一個電源低于正常的工作電壓，設計時就要確保沒有任何一個電源在這個時間段處于上電狀態(tài)，如果違反此規(guī)則，將嚴重影響器件的長期可靠性。另外，從系統(tǒng)級考慮，總線競爭就要求按順序上電。這種情況下，內核電源的上電就應當同步或提前于I/O控制器。

講究供電次序的原因在于：如果只有CPU內核獲得供電，周邊I/O沒有供電，對芯片是不會產(chǎn)生任何損害的，只是沒有輸入/輸出能力而已;如果反過來，周邊I/O得到供電而CPU內核沒有加電，那么芯片緩沖/驅動部分的三極管將處于一個未知狀態(tài)下工作，這是非常危險的。在有一定安全措施保障的前提下，允許兩個電源同時加電，兩個電源都必須在25ms內達到規(guī)定電平的95%。

1　輸入電壓等于3.3V的情況

1.1　使用場效應管和有PG引腳的直流電壓轉換器

這種方案是所有方案中最簡單的一種。它用一個P溝道的場效應管作為電源分配開關。這種方法要求直流電壓轉換器具有PG(Power Good)引腳。在核電壓輸出未到達額定值之前，PG引腳一直輸出為高。當核電壓輸出達到額定值后，PG引腳變低，驅動場效應管打開，把外部3.3V電壓加到DSP的I/O上。所以，這種方法可以保持正確的上電順序。

斷電時的情況則比較復雜，有很多因素將會影響斷電的順序，如負載電流的驅動能力、電容的大小等。不過一種可能的順序是：在去除了外部3.3V的電壓后，直流電壓轉換器的輸出電壓降低，同時PG引腳變高，關閉了場效應管，去除了DSP的I/O電壓。需要說明的一點是：因為PG引腳是漏極開路輸出，所以要在源極與柵極之間加一個電阻，以確保當PG引腳變成高阻時，場效應管能夠關閉。

1.2　使用場效應管和電源監(jiān)測芯片

如果直流電源轉換器沒有PG管腳，則可以使用電源監(jiān)測芯片(Supply Voltage Supervisor，SVS)來完成這個功能。這樣不僅可以很好地保證上電和斷電的順序，還可以實現(xiàn)對DSP的復位。

在這個電路里，SVS負責監(jiān)測外部輸入電壓。上電時，當3.3V電壓超過SVS的門限電壓200ms后，RESET引腳輸出為低，驅動場效應管工作，把外部的3.3V電壓加到DSP的I/O上。這里假設直流電源轉換器的響應時間小于200ms。

在斷電時，當去除3.3V的外部電壓后，SVS檢測到并馬上輸出一個RESET高，關閉場效應管，這樣就可以保證在去除核電壓前去除I/O電壓。同樣，這里也有一個假設，那就是在3.3V的電壓衰減后，直流電壓變換器還能持續(xù)輸出很短時間的電壓。當然，這也是一個合理的假設。

在這個電路里，TPS3824-33專門用來監(jiān)測3.3V電壓。這一系列的芯片可以監(jiān)測1.1V到6V的電壓，同時，SVS還有看門狗引腳WDI供設計者使用。SVS內部集成了一個帶電復位生成器，只要其自身的供電電壓在1V以上，就可以保證輸出有效的RESET信號。一旦監(jiān)測電壓低于閾值電壓時，復位邏輯輸出被激活并使處理器復位。

如果直流電壓轉換器有PG引腳，則可以如圖2所示：把PG引腳和RESET引腳用一個與門相連，輸出到DSP的RESET引腳。當SVS的RESET引腳輸出為低，或者DC/DC的PG引腳輸出為低(表示現(xiàn)在電源輸出未達到正常)，都將實現(xiàn)對DSP的復位操作。

2　輸入電壓高于3.3V的情況

由于輸入電壓高于3.3V，所以在電路中還必須使用電壓調節(jié)器。這里選用的是TI的低壓差電壓調節(jié)器(LDO)，在實際設計中選用具體的LDO時，還要考慮輸出電流的驅動能力等因素。在TI的網(wǎng)站上有為C5000和C6000系列推薦的電源系列。

2.1　帶有PG引腳的低壓差電壓調節(jié)器

這種方案要求低壓差電壓調節(jié)器具有ENABLE引腳，直流電壓轉換器具有PG引腳。在上電時，當直流電壓轉換器輸出正常電壓后，PG引腳變低，使能LDO的ENABLE引腳，LDO工作，輸出DSP的I/O電壓，這樣就可以讓I/O電壓的上電電壓滯后于核電壓的上電。這里的直流電壓轉換器可以是LDO也可以是開關電源，這取決于輸出電流的要求。

同樣，在斷電時由于有很多不確定的因素，將無法保證準確的斷電順序。一種可能的順序是：當去除外部3.3V電壓后，直流電壓轉換器輸出衰減，同時PG 引腳輸出為高，關閉LDO，去除DSP的I/O電壓。對于特定的某一系統(tǒng)，需要通過試驗來確定準確的斷電順序。TPS76733有一個加電啟動的POR (Power-on-Reset)引腳，它與DSP的RESET引腳直接相連。

2.2　低壓差電壓調節(jié)器和SVS

如果對核電壓供電的直流電壓轉換器沒有PG引腳，則需要使用SVS來實現(xiàn)對I/O電壓的延遲。這種方案與1.2小節(jié)介紹的方案很類似。在上電時，當輸入電壓超過閾值電壓200ms后，RESET輸出高，使能LDO輸出I/O電壓。在斷電時，當外部電壓衰減后，SVS的RESET輸出高，關閉 LDO從而關閉I/O電壓，而直流電壓轉換器仍然可以持續(xù)供電很短的時間，這樣就保證了斷電的正確時序。在這里，SVS選用的是TPS3824-50，專門用來監(jiān)測5V的輸入電壓。

如果對核電壓供電的直流電壓轉換器有PG引腳，則若成本允許，也可以使用這種方法，同時還可以實現(xiàn)對DSP的復位。把SVS的RESET引腳和DC/DC的PG引腳通過一個與門相連，輸出到DSP的RESET引腳，具體電路可以參考圖2。

3　結束語

本文從總體上介紹了DSP的雙電源解決方案，但是針對具體的電源要求，如最大輸出電流、輸出紋波電壓、電源效率、輸出電壓容差等，都必須在電路設計和電源芯片的選擇上加以考慮。值得注意的是文中沒有包括必須的退耦電容。