在對(duì)電源進(jìn)行EMI測(cè)試的過程中，開發(fā)者大多會(huì)將每個(gè)電源進(jìn)行單獨(dú)的測(cè)試。但是在一些特殊的情況中，需要將兩個(gè)電源共同進(jìn)行EMI的測(cè)試，此時(shí)就有可能出現(xiàn)一種情況，那就是兩個(gè)電源分別進(jìn)行測(cè)試時(shí)順利通過。但是當(dāng)兩個(gè)電源同時(shí)進(jìn)行測(cè)試時(shí)則會(huì)無法通過，這是為什么呢?

這種情況其實(shí)并不難解決。兩個(gè)電源串接或者并接出現(xiàn)EMI不良的問題，主要還是這種接法電源端口的電容、電感導(dǎo)致相互影響導(dǎo)致測(cè)試的頻率特性發(fā)生變化引起的結(jié)果。

一般來說電源產(chǎn)品開發(fā)過程中都會(huì)進(jìn)行EMI性能測(cè)試，測(cè)試要求都是在現(xiàn)有標(biāo)準(zhǔn)的限值的基礎(chǔ)上在降低6dB，作為設(shè)計(jì)余量。

但是實(shí)際上電源廠家在EMI測(cè)試過程中后端的負(fù)載是純電阻負(fù)載，這樣和實(shí)際負(fù)載是會(huì)有一定差距的。所以想要避免這種情況的出現(xiàn)就需要檢測(cè)設(shè)備的設(shè)計(jì)余量足夠大，并且需要在技術(shù)手冊(cè)應(yīng)用電路中設(shè)計(jì)更加詳細(xì)的外圍應(yīng)用參考電路。