本文通過直接對芯片內(nèi)部PLL以及VENC時序發(fā)生器的配置，產(chǎn)生顯示高清數(shù)字視頻所需的像素時鐘和同步控制時序信號，VENC 的輸出再經(jīng)由TFP410提供的DVI顯示接口，最終實現(xiàn)了720P,1080P以及WUXGA分辨率下的高清數(shù)字視頻顯示，最終說明了本文所提出方案是易用、可行，具有實用性。

0 引言

TI 公司推出的DM6446 芯片在視頻處理領(lǐng)域被廣泛的使用，其基于ARM+DSP 雙核架構(gòu)，同時具備了通用處理器(GPP)和專用數(shù)字處理器(DSP)的功能。它的視頻處理子系統(tǒng)(VPSS)同時包含了視頻采集的接口-- 視頻處理前端(VPFE)，以及視頻顯示的接口--視頻處理后端(VPBE)，這也是其能夠在視頻處理領(lǐng)域嶄露頭角的重要組成部分。DM6446能夠同時支持標(biāo)準(zhǔn)時序PAL/NSTC制式的數(shù)字和模擬視頻輸出，也支持非標(biāo)準(zhǔn)模擬VGA顯示接口，但這模式的視頻輸出的分辨率都較低，不適用于需要大分辨率顯示的場合。

要讓其支持高清顯示，就必須通過編程配置，實現(xiàn)高清顯示所需的時序控制信號。DM6446 支持并行的24位RGB888視頻數(shù)據(jù)輸出，經(jīng)過外部芯片編碼轉(zhuǎn)換后送給顯示器顯示。這里采用的編碼芯片是TFP410,它接收并行的圖像數(shù)據(jù)以及同步控制信號，經(jīng)過編碼轉(zhuǎn)換后，按照DVI標(biāo)準(zhǔn)傳輸給顯示器進(jìn)行顯示[5].

文中第1 部分介紹了高清數(shù)字視頻接口設(shè)計的整體結(jié)構(gòu);第2部分介紹了TFP410的配置和使用方法;第3部分介紹了實現(xiàn)高清數(shù)字顯示所需的VENC的參數(shù)配置方法，同時結(jié)合OSD 窗口配置給出了實際的高清數(shù)字視頻顯示結(jié)果。

在目標(biāo)板上，720P(1 280×720@60 Hz)、1 080P(1 920×1 080@60 Hz)以及WUXGA(1 920×1 200@60 Hz)分辨率的數(shù)字視頻顯示都能夠穩(wěn)定運(yùn)行，說明這里提出的高清數(shù)字視頻顯示接口設(shè)計方案是正確、可行的，對基于DM6446高清數(shù)字視頻顯示應(yīng)用具有實際意義。

1 高清數(shù)字視頻顯示接口整體結(jié)構(gòu)

整個DVI 高清數(shù)字視頻顯示接口的結(jié)構(gòu)如圖1 所示，主要可分為DM6446 的VPSS 接口部分以及DVI 驅(qū)動器TFP410接口兩部分。

VPFE從外部采集到視頻數(shù)據(jù)后存儲于DDR2中的指定位置，VPBE 中的在屏顯示模塊(OSD)也在DDR2中有對應(yīng)的緩沖區(qū)，這些模塊與DDR2之間的數(shù)據(jù)傳輸都有專門的讀寫邏輯控制，以保證數(shù)據(jù)的傳輸帶寬滿足系統(tǒng)要求。對于高清顯示的支持，主要是對VPBE中的視頻編碼模塊(VENC)的時序控制部分的正確配置，包括VENC時鐘、OSD時鐘和輸出給TFP410的像素時鐘，以及視頻的行同步、場同步信號等，這些在后面會有具體介紹。

TFP410 主要起到視頻數(shù)據(jù)編碼的作用，將前面由VENC 輸出的圖像數(shù)據(jù)以及同步控制信號經(jīng)編碼后用差分串行的方式(T.M.D.S)傳輸給顯示器，這可以保證數(shù)據(jù)在傳輸過程中的抗干擾能力。同時，TFP410 包含有一個I2C 接口，使得DSP 可以通過它配置DVI驅(qū)動器的工作模式。在系統(tǒng)上電后，TFP410 能夠檢測到顯示器是否連接，這樣DSP便可以通過檢查相應(yīng)的狀態(tài)位來決定是否發(fā)送視頻數(shù)據(jù)。

2 TFP410 的工作模式配置

TFP410 支持的最高像素時鐘為165 MHz,能夠滿足高清數(shù)字視頻顯示的需求，其總共有兩種配置方法：

引腳直接配置法和I2C配置法。采用引腳直接配置的方法，上電后芯片可以直接工作在既定模式下，但是功能比較單一，工作模式不夠靈活。采用I2C配置的方法，便可以根據(jù)需要調(diào)整芯片的工作模式，包括數(shù)據(jù)采集的時鐘沿、數(shù)據(jù)位寬、數(shù)據(jù)采集延時等。通過讀取TFP410中的相關(guān)狀態(tài)寄存器，DSP端的應(yīng)用程序還能夠獲得圖像傳輸?shù)南嚓P(guān)信息，包括水平、垂直全局分辨率，以及顯示器是否連接等。

TFP410的I2C 可訪問寄存器共有256個，其中絕大多數(shù)是保留使用的，在實際使用中，需要操作的寄存器更是少數(shù)。在這里，只需配置寄存器CTL_1_MODE、CTL_2_MODE、CTL_3_MODE 即可，其他的都可以按照默認(rèn)配置，一般情況下無需改變。設(shè)置CTL_1_MODE.

PD#=1 使芯片從節(jié)電模式恢復(fù)到普通模式;設(shè)置CTL_1_MODE.HEN=1、CCTL_1_MODE.VEN=1使能行、場同步信號輸入，設(shè)置CCTL_1_MODE.TDIS=0 使能芯片T.M.D.S 電路輸出。CTL_2_MODE主要用于主機(jī)檢測顯示器狀態(tài)，而CTL_3_MODE 則主要負(fù)責(zé)數(shù)據(jù)采集過程中的時延控制。對TFP410 的基本配置流程如圖2所示。

在圖2 中，僅僅是列出了必須配置的寄存器，其余寄存器可以不用修改，一般不影響使用。配置CTL_1_MODE=0×37,使器件工作模式為：24 位數(shù)據(jù)寬度、單端像素時鐘(VCLK)輸入、在VCLK 上升沿采樣輸入數(shù)據(jù)。配置好TFP410后，DM6446只要按照高清數(shù)字視頻的標(biāo)準(zhǔn)時序輸出相應(yīng)的圖像數(shù)據(jù)和同步控制信息，就能夠?qū)SD 上的內(nèi)容通過DVI 接口顯示到LCD 顯示器上。

3 VENC及OSD配置

3.1 VENC配置

當(dāng)VENC工作在標(biāo)準(zhǔn)模式(Standard Mode)下時，只能夠輸出標(biāo)準(zhǔn)的PAL/NTSC同步時序，在此模式下輸出的畫面分辨率最大只有720×576,這在許多場合已經(jīng)不能滿足使用需求。其實VENC 本身能夠支持的畫面分辨率遠(yuǎn)不止于此，只是若要輸出大分辨率的畫面，就必須自己編程產(chǎn)生視頻同步控制時序，也即讓VENC工作于非標(biāo)準(zhǔn)模式(Non-standard Mode)[6-8].

VENC主要由3大塊組成：模擬視頻編碼模塊(數(shù)模轉(zhuǎn)換DACs)、數(shù)字視頻輸出模塊(數(shù)字LCD控制器)以及時序發(fā)生器(Timing Generator)。其中，模擬視頻編碼模塊只能工作于標(biāo)準(zhǔn)模式下，因此，在配置輸出非標(biāo)準(zhǔn)模式下的數(shù)字畫面時，應(yīng)該禁用DAC.對于數(shù)字LCD 控制器部分的編程，主要是設(shè)置輸出圖像數(shù)據(jù)的格式(并行24 位RGB888)以及配置輸出LCD_OE(數(shù)據(jù)輸出使能)指示信號。而對時序發(fā)生器的編程配置，則是輸出高分辨率數(shù)字畫面的關(guān)鍵所在，整個VPSS的時鐘分布控制結(jié)構(gòu)如圖3所示。

根據(jù)VESA DMT標(biāo)準(zhǔn)，顯示1 080P畫面所需像素時鐘為148.5 MHz.從圖3 可以看到，VPSS 的時鐘共有4個來源可以選擇：其中MXI為芯片主要輸入時鐘，其頻率僅有24 MHz,不能滿足要求;PCLK是由外部輸入的視頻采集時鐘，在這里也不適用;VPBECLK是專門的輔助時鐘輸入，而PLL2_divider1是內(nèi)部倍頻時鐘，這兩者經(jīng)過配置都可以在高清數(shù)字視頻顯示接口設(shè)計中使用。在這里，主要是采用PLL2_divider1時鐘。

通過配置鎖相環(huán)PLL2 控制器的PLLM=21,DIVID-ER1=3,便可以得到148.5 MHz的像素時鐘。通過寄存器VPBE_PCR.VENC_DIV 位可以選擇VENC_CLK 是否為VPSS_CLK 的一半，當(dāng)VENC_DIV=1( 需要VPSS_CLKCTL.DACCLKEN=1)時，輸入時鐘將被2 分頻，VENC_CLK 變成74.25 MHz,這正好是顯示720P 畫面所需的像素時鐘。而且，148.5 MHz的像素時鐘也能夠同時支持WUXGA 畫面的顯示。相同的時鐘輸入能夠同時滿足多種高清分辨率圖像的顯示要求，這就為不同顯示分辨率間的切換提供了編程上的便利性。

輸出給TFP410 的像素時鐘VCLK,以VENC_CLK為基準(zhǔn)，可以通過時鐘樣式寄存器VENC_DCLKPTNn以及VENC_DCLKPTNnA(n=0~3)自定義自己的輸出波形和周期，可配置的波形周期為64位。從圖3中可以看到，整條VCLK 輸出鏈路還受內(nèi)部使能位VCLKE、極性控制位VCLKP、以及輸出管腳三態(tài)控制VCLKZ的層層控制。要輸出時鐘，則必須正確配置所有的控制位。在這里，通過配置，使得輸出時鐘VCLK 與內(nèi)部VENC_CLK 相等，時鐘的流向如圖3 中的加粗黑實線所示。

經(jīng)過DCLK 的配置，已經(jīng)能夠得到顯示720P,1 080P、WUXGA 畫面所需的74.25 MHz 及148.5 MHz的像素時鐘VCLK.VENC在VCLK 的上升沿輸出圖像數(shù)據(jù)，不過由于實際傳輸?shù)臄?shù)據(jù)有些是用于視頻消隱的，必須有相關(guān)信號來指示有效視頻數(shù)據(jù)的范圍，這就是視頻同步時序信號。視頻同步主要有行同步(HSYNC)和場同步(VSYNC)，具體定義可以參見相關(guān)文檔[3].最后，依據(jù)VESA DMT標(biāo)準(zhǔn)和實測結(jié)果，得到的整個VENC相關(guān)寄存器配置情況如表1所示。

表1主要給了在只提供148.5 MHz像素時鐘情況下，要實現(xiàn)720P,1 080P和WUXGA 分辨率畫面顯示，VENC所必須配置的寄存器的值。按照表中的參數(shù)進(jìn)行設(shè)置后，輸出時鐘VCLK、編碼時鐘VENC_CLK以及窗口時鐘OSD_CLK三者相等。VPBE_PCR可用于配置時鐘頻率在74.25 MHz和148.5 MHz之間切換，以滿足在720P和1 080P(或WUXGA)顯示分辨率下系統(tǒng)對編碼時鐘的需求。

3.2 OSD配置

經(jīng)過VENC的配置，系統(tǒng)已經(jīng)支持高清數(shù)字視頻的輸出，由于VENC 編碼數(shù)據(jù)來自于OSD 模塊，所以要輸出有效數(shù)據(jù)，還必須對OSD模塊進(jìn)行配置。DM6446的OSD 模塊共支持兩個視頻窗口VIDWIN0/1和兩個位圖窗口OSDWIN0/1,還有透明矩形光標(biāo)窗口(Regular Cur-sor)。其中，視頻窗口VIDWIN0作為所有窗口的畫布窗口，其他所有窗口的顯示范圍都必須在此窗口內(nèi)，而且在顯示其他窗口之前也必須使能VIDWIN0.所有的OSD窗口都有獨(dú)立的使能控制位，當(dāng)所有的窗口都不使能時，VENC 將只顯示OSD 中由寄存器MODE.BCLUT、MODE.CABG指定的背景色。

OSD 窗口位置的確定與VENC 中的同步時序有關(guān)。所有窗口的基準(zhǔn)位置為(BASEX,BASEY)，同時利用(xxx_XP,xxx_YP)來確定相對位置。一般的，設(shè)置BASEX=HSTART,BASEY=VSTART,這樣，窗口的基準(zhǔn)點(diǎn)便與顯示器的左上角零點(diǎn)對齊。由于VIDWIN0是所有窗口的畫布窗口，因此在實際使用中使該窗口的大小與VENC 中指定的顯示分辨率相等，從而使VIDWIN0完全覆蓋整個顯示器屏幕。

視頻窗口和位圖窗口在DDR2 SDRAM中都有對應(yīng)的緩沖區(qū)用于保存窗口中的像素數(shù)據(jù)，緩沖區(qū)的起始位置由xxx_ADR 指定，窗口數(shù)據(jù)行偏移量由xxx_OFST 指定。起始位置寄存器xxx_ADR 的值是可以動態(tài)改變的，并且改變后的值只有在下一幀同步信號(VSYNC)到來時才起作用，這樣我們便可以在內(nèi)存中開辟多個窗口緩沖區(qū)，以增加窗口的顯示效率。這里配置OSD 窗口主要是為VENC提供顯示數(shù)據(jù)，其他有關(guān)OSD模塊的配置可以參考其說明文檔[3],這里不贅述。

3.3 實際顯示效果

在實際顯示OSD 窗口的過程中，要保證VIDWIN0的分辨率不超過VENC中顯示的有效分辨率(HVALID xVVALID)，而其他所有OSD 窗口的范圍都不能超出VIDWIN0,否則將會導(dǎo)致畫面顯示不正常。雖然VENC輸出分辨率已經(jīng)能夠達(dá)到1 080P和WUXGA,但在這個高清分辨率顯示下，只有VIDWIN0能夠用于視頻顯示，其他窗口必須保持關(guān)閉狀態(tài)，這主要受制于OSD 模塊的傳輸帶寬。而在VENC 配置為720P 分辨率的情況下，能夠穩(wěn)定實現(xiàn)多個窗口同時顯示，如圖4所示。

在這里，VIDWIN0、VIDWIN1、OSDWIN0 的大小分別為1 280×720,800×600 和640×480,像素格式分別為3 字節(jié)RGB888、2 字節(jié)的YUV422 和2 字節(jié)的RGB565.此時顯示器顯示的行同步信號頻率為45.2 kHz,幀同步頻率為60.2 Hz,分辨率為1 280×720,說明高清數(shù)字視頻顯示接口工作正常，能夠穩(wěn)定實現(xiàn)在高分辨率下的多窗口同時在屏顯示。

4 結(jié)語

本文利用DM6446的數(shù)字視頻輸出接口，搭配DVI驅(qū)動芯片TFP410,通過對芯片內(nèi)部時鐘以及視頻編碼模塊(VENC)時序發(fā)生器的正確配置，實現(xiàn)了電路結(jié)構(gòu)簡單、配置靈活的高清數(shù)字視頻顯示接口。在目標(biāo)板上，本文提出的高清數(shù)字視頻顯示接口方案能夠穩(wěn)定顯示720P、1 080P 及WUXGA 分辨率的畫面，說明該方案易用、可行，具有實用性，對于擴(kuò)展基于DM6446的數(shù)字視頻顯示接口具有重要參考意義。