近日消息，博通董事長兼首席技術(shù)官亨利·薩繆里(Henry Samueli)日前表示，摩爾定律不會(huì)再使芯片價(jià)格縮水。根據(jù)摩爾定律，在芯片上集成更多晶體管將使芯片尺寸更小、處理器速度更快、價(jià)格更低，利用每塊晶圓生產(chǎn)更多的芯片將降低每個(gè)晶體管的成本。英特爾聯(lián)合創(chuàng)始人戈登·摩爾(Gordon Moore)1960年代提出了摩爾定律。

薩繆里說，使摩爾定律繼續(xù)有效要求復(fù)雜的制造工藝，高昂的成本超過了由此帶來的成本節(jié)約。在更高的速度、更低的能耗和更低的成本這三個(gè)因素中，芯片廠商只能選擇其中的兩個(gè)。

薩繆里提到了高K金屬柵極和FinFET(鰭式場效晶體管)，明年市場上最先進(jìn)的生產(chǎn)工藝將達(dá)到14納米，這就要求芯片廠商開發(fā)出不同于傳統(tǒng)制造工藝的先進(jìn)工藝。晶體管密度越高，芯片成本就越高。

薩繆里指出，制造工藝還有提升空間，但將在約15年后達(dá)到極限。三代之后的芯片將采用5納米工藝，每個(gè)晶體管柵極的尺寸僅為10個(gè)原子大小。進(jìn)一步縮小晶體管將是不可能的，“廠商不可能制造出一個(gè)原子大小的晶體管，迄今為止，我們還沒有發(fā)現(xiàn)能取代CMOS(互補(bǔ)金屬氧化物晶體管)的技術(shù)”。

薩繆里稱，消費(fèi)電子產(chǎn)品需要更新的芯片技術(shù)延長電池續(xù)航時(shí)間，成本不斷下跌的游戲不可能無限繼續(xù)下去，“我們已經(jīng)習(xí)慣了消費(fèi)電子產(chǎn)品價(jià)格因芯片制造工藝的進(jìn)步而不斷下跌，我們必須學(xué)會(huì)適應(yīng)價(jià)格下跌趨勢放緩的局面”。

薩繆里表示，即使這意味著消費(fèi)者升級(jí)智能手機(jī)的速度會(huì)放慢，對設(shè)備廠商而言也未必是壞事。推遲一年時(shí)間升級(jí)智能手機(jī)的用戶會(huì)發(fā)現(xiàn)可以購買其他產(chǎn)品，例如智能手表。

市場研究公司Insight64首席分析師納森·布魯克伍德(Nathan Brookwood)表示，下一代處理器的成本曲線將恢復(fù)到正常水平，開發(fā)比5納米更先進(jìn)工藝的挑戰(zhàn)仍然存在，“我們面臨許多問題”，好消息是，工程師不缺乏解決這些問題的動(dòng)力，“如果拿不出解決方案，整個(gè)電子產(chǎn)業(yè)將會(huì)徹底停擺”。