ce="Times New Roman">全球最大的代工企業(yè)臺積電（TSMC）公布了2.5維LSI的制造戰(zhàn)略。在2012年4月舉行的封裝技術國際會議“ICEP-IAAC（JointConferenceof“InternationalConferenceonElectronicsPackaging”and“IMAPSAllAsiaConference”）2012”的主題演講中，該公司TSV集成項目3D集成電路部門經(jīng)理侯上勇公布了有關內容。

2.5維LSI是指在形成有TSV（硅貫通孔）的硅轉接板上排列封裝大量芯片，實施模塊化的技術。使用該技術時，與單芯片產(chǎn)品相比可輕松提高制造時的成品率，降低成本。而且還能夠以短距離且多端子的狀態(tài)將芯片間連接起來，因此芯片間的傳輸速度等與單芯片產(chǎn)品基本相同。由于具備這一特點，作為彌補微細化極限的新型集成化技術，備受業(yè)界關注。

2.5維LSI已開始面向美國賽靈思（Xilinx）的FPGA實施量產(chǎn)，目前是通過臺積電與后工序專業(yè)廠商（OSAT）等合作實現(xiàn)的。采取的是硅轉接板及FPGA芯片由臺積電制造、封裝由OSAT負責的水平分工型業(yè)務模式。

然而，臺積電指出“該方法很難提高2.5維LSI的制造成品率”（侯上勇）。而且此次還獲悉，為了提高成品率，臺積電已開始向客戶大力推薦總承包服務（TurnkeyService），也就是從晶圓制造到封裝全部由該公司一家承包。據(jù)臺積電介紹，“目前賽靈思、美國英偉達及美國阿爾特拉均在推進以總承包服務為前提的模塊開發(fā)”（侯上勇）。臺積電即將于2012年下半年建立能夠使該技術開始投入量產(chǎn)的體制（圖1）。

臺積電正在為多家大客戶開發(fā)2.5維LSI的測試模塊。均以臺積電自主開發(fā)的稱為“CoWoS（ChiponWaferonSubstrate）”的芯片集成技術來制造。

在薄化處理前連接芯片

總承包服務利用被稱為“Co-WoS（ChiponWaferonSubstrate）”的自主制造技術。該技術在對制備有硅轉接板的晶圓實施薄化處理前層疊連接芯片（圖2）。通過利用厚晶圓來抑制晶圓的曲翹，“可將芯片連接時的成品率提高到95％以上，將成品的成品率提高到80％以上”（侯上勇）。

ce="Times New Roman">
在不對晶圓做薄化處理的狀態(tài)下直接與疊在上面的芯片實施微凸塊連接，由此可提高連接的成品率。通過由臺積電獨攬TSV形成、微凸塊連接及TSV端子的露出等重要工序，容易提高制造的成品率。

臺積電今后還打算將CoWoS應用到基于TSV的三維LSI上。目前來看，支持三維LSI的存儲器可供選擇的較少，“不能滿足客戶的要求”（侯上勇）（表1）。今后，臺積電將與各存儲器公司合作，“在支持三維LSI的存儲器方面，增加可供選擇候補”（侯上勇）。

如果總承包服務今后成為主流，那么OSAT的業(yè)務領域就會被代工企業(yè)奪走。不過，總承包服務今后究竟能否成為2.5維及三維LSI的主流，目前還不得而知。至少作為臺積電競爭對手的格羅方德對推出總承包服務并沒有顯現(xiàn)出太大的愿望。格羅方德雖然2012年4月宣布已開始向美國紐約的300mm晶圓工廠“Fab8”導入支持20nm工藝的TSV技術，但同時又表現(xiàn)出了重視與OSAT共同開發(fā)及合作的態(tài)度。