20nm和3D IC將是積極的產(chǎn)業(yè)
[導(dǎo)讀]過去一年中，Mentor公司實(shí)現(xiàn)了10億美元的營(yíng)業(yè)額。并在20nm設(shè)計(jì)、3DIC、DFM(可制造設(shè)計(jì))、DFT(可測(cè)試設(shè)計(jì))、SoC驗(yàn)證方面都有很大進(jìn)展。在北京的MentorForum期間，筆者就目前設(shè)計(jì)業(yè)的一些困惑，詢問了Mentor的掌舵人。
過去一年中，Mentor公司實(shí)現(xiàn)了10億美元的營(yíng)業(yè)額。并在20nm設(shè)計(jì)、3DIC、DFM(可制造設(shè)計(jì))、DFT(可測(cè)試設(shè)計(jì))、SoC驗(yàn)證方面都有很大進(jìn)展。在北京的MentorForum期間，筆者就目前設(shè)計(jì)業(yè)的一些困惑，詢問了Mentor的掌舵人。
問：隨著工藝的演進(jìn)，每家foundry(代工廠)能支持的設(shè)計(jì)公司越來越少。例如65nm時(shí)，一家代工廠大概可以同時(shí)支持60～80個(gè)設(shè)計(jì)。40nm時(shí)40～50個(gè)，28nm時(shí)20～30個(gè)，20nm時(shí)可能12～16個(gè)，因?yàn)樘珡?fù)雜，代工廠沒有精力了。目前公開說在20nm要去建廠的廠商一共四家:Intel、IBM、三星、TSMC。那么，這對(duì)IC設(shè)計(jì)業(yè)會(huì)帶來哪些影響?
答：每一個(gè)新的工藝，都有一個(gè)慢慢被接受并提升的過程。到了28/20nm，F(xiàn)oundry在設(shè)備的投入確實(shí)相當(dāng)?shù)拇?。不過我們認(rèn)為，隨著這些資本投入逐漸變?yōu)楫a(chǎn)能后，我們相信會(huì)有更多的客戶會(huì)樂意進(jìn)入這些先進(jìn)的工藝，因?yàn)槌杀靖拥牡土３松鲜龅膸准?，我們相信UMC(聯(lián)電)及SMIC(中芯國(guó)際)都會(huì)很快進(jìn)入20nm的行列。
另外，任何新的先進(jìn)半導(dǎo)體制程都是由大批量設(shè)計(jì)驅(qū)動(dòng)的，像FPGA、無線基帶芯片和圖形芯片等。由于工藝成熟，代工廠的資源可支持更多的客戶，使更多的公司開始做先進(jìn)技術(shù)節(jié)點(diǎn)的設(shè)計(jì)。
28和20nm能夠提供獨(dú)特的差異化。由于代工廠的投資是前代的二三倍，因此接下來的兩年會(huì)有豐富的晶圓片出現(xiàn)。這些大容量、低成本的晶圓片將鼓勵(lì)更多企業(yè)設(shè)計(jì)芯片。此外，大批量將導(dǎo)致非常有吸引力的晶片成本，這將使IC設(shè)計(jì)公司有動(dòng)力開發(fā)較低成本的28nm和20nm芯片。因此，20nm將是非常積極的產(chǎn)業(yè)。
問：20nm時(shí)代的經(jīng)濟(jì)性如何?有人分析過[注1]，從0.13微米往90nm走的時(shí)候，大概我們還從面積上獲得33.6%的降低，從90nm到65nm，還有20.6%，65到45有18%，45到32有10.1%，32到22nm時(shí)候，只有3.3%了。估計(jì)從22納米再往下走，成本下降的空間非常有限。摩爾定律還會(huì)繼續(xù)走下去嗎?
答：摩爾定律是一種“學(xué)習(xí)曲線”：每18個(gè)月芯片成本減少約50%，芯片內(nèi)晶體管的數(shù)量每18個(gè)月翻番。我們認(rèn)為這種“學(xué)習(xí)曲線”應(yīng)能繼續(xù)。但20nm以后，晶體管的線性尺寸縮減或許將有減緩，不過卻可以通過其他的方式維持這一學(xué)習(xí)曲線的速率。例如FinFET以及3DIC，就是透過三維立體的晶體管形式，或者多芯片堆疊的方法，來滿足將來設(shè)計(jì)對(duì)復(fù)雜度以及成本的要求。這意味著，，降低每個(gè)晶體管的成本仍將遵循“學(xué)習(xí)曲線”趨勢(shì)，正如它過去50年中的一樣。
問：本土IC設(shè)計(jì)公司有能力做20nm、3D芯片的還較稀少，Mentor的EDA工具給中國(guó)本地帶來的意義是什么?這次大會(huì)想給本地企業(yè)傳遞哪些新理念?
答：Mentor是市場(chǎng)上為3DIC芯片設(shè)計(jì)提供關(guān)鍵軟件的EDA公司。Calibre™提供3DIC所需要的完整驗(yàn)證方案。。此外，Mentor的Tessent™DFT工具能支持所有需測(cè)試的堆疊芯片(die)的需求，包括邏輯和存儲(chǔ)。Mentor的封裝設(shè)計(jì)軟件幫助設(shè)計(jì)師開發(fā)3DIC設(shè)計(jì)的封裝和interposer?？梢哉f，Mentor是3D設(shè)計(jì)工具的領(lǐng)導(dǎo)者。
在20nm方面，Mentor是第一個(gè)向市場(chǎng)推出20nm物理驗(yàn)證工具，主要是Calibre系列。我們還把物理設(shè)計(jì)和驗(yàn)證技術(shù)集成起來，針對(duì)20nm所需要的新技術(shù)，如doublepatterning(2次曝光)[注2]，能夠在布局&布線的階段，就能夠預(yù)防并解決DoublePatterning可能出現(xiàn)的問題。此外，我們看到20nm技術(shù)有利于更復(fù)雜的邏輯設(shè)計(jì)，Mentor的硬件仿真器可以大幅度減少設(shè)計(jì)的驗(yàn)證時(shí)間，能幫助客戶提早將產(chǎn)品推向市場(chǎng)。。可以說，Mentor在20nm領(lǐng)域已經(jīng)提供了完整的方案，領(lǐng)先其他對(duì)手。
注1：這段有關(guān)工藝與面積的數(shù)字來源于《電子產(chǎn)品世界》2012年第9期30頁(yè)。與Mentor公司所認(rèn)知的數(shù)字不太一致。
注2：doublepatterning(兩次曝光)：20nm后需要兩次曝光或多次曝光。28nm到20nm時(shí)，設(shè)備不用做大的改變，但是設(shè)計(jì)手段要變。因?yàn)?0nm后，設(shè)計(jì)間距太窄了，一次曝光會(huì)使光線無法穿過，或者穿過的光線大大失真。doublepatterning就像兩個(gè)人坐在一起，為了加大間距，中間可隔開一個(gè)位置。因此，人們把一層金屬拆成兩個(gè)mask(掩膜)，這樣間距加大，光的不良效應(yīng)就降低。方法是第一次曝光奇數(shù)行，第二次偶數(shù)行。
問：隨著工藝的演進(jìn)，每家foundry(代工廠)能支持的設(shè)計(jì)公司越來越少。例如65nm時(shí)，一家代工廠大概可以同時(shí)支持60～80個(gè)設(shè)計(jì)。40nm時(shí)40～50個(gè)，28nm時(shí)20～30個(gè)，20nm時(shí)可能12～16個(gè)，因?yàn)樘珡?fù)雜，代工廠沒有精力了。目前公開說在20nm要去建廠的廠商一共四家:Intel、IBM、三星、TSMC。那么，這對(duì)IC設(shè)計(jì)業(yè)會(huì)帶來哪些影響?
答：每一個(gè)新的工藝，都有一個(gè)慢慢被接受并提升的過程。到了28/20nm，F(xiàn)oundry在設(shè)備的投入確實(shí)相當(dāng)?shù)拇?。不過我們認(rèn)為，隨著這些資本投入逐漸變?yōu)楫a(chǎn)能后，我們相信會(huì)有更多的客戶會(huì)樂意進(jìn)入這些先進(jìn)的工藝，因?yàn)槌杀靖拥牡土３松鲜龅膸准?，我們相信UMC(聯(lián)電)及SMIC(中芯國(guó)際)都會(huì)很快進(jìn)入20nm的行列。
另外，任何新的先進(jìn)半導(dǎo)體制程都是由大批量設(shè)計(jì)驅(qū)動(dòng)的，像FPGA、無線基帶芯片和圖形芯片等。由于工藝成熟，代工廠的資源可支持更多的客戶，使更多的公司開始做先進(jìn)技術(shù)節(jié)點(diǎn)的設(shè)計(jì)。
28和20nm能夠提供獨(dú)特的差異化。由于代工廠的投資是前代的二三倍，因此接下來的兩年會(huì)有豐富的晶圓片出現(xiàn)。這些大容量、低成本的晶圓片將鼓勵(lì)更多企業(yè)設(shè)計(jì)芯片。此外，大批量將導(dǎo)致非常有吸引力的晶片成本，這將使IC設(shè)計(jì)公司有動(dòng)力開發(fā)較低成本的28nm和20nm芯片。因此，20nm將是非常積極的產(chǎn)業(yè)。
問：20nm時(shí)代的經(jīng)濟(jì)性如何?有人分析過[注1]，從0.13微米往90nm走的時(shí)候，大概我們還從面積上獲得33.6%的降低，從90nm到65nm，還有20.6%，65到45有18%，45到32有10.1%，32到22nm時(shí)候，只有3.3%了。估計(jì)從22納米再往下走，成本下降的空間非常有限。摩爾定律還會(huì)繼續(xù)走下去嗎?
答：摩爾定律是一種“學(xué)習(xí)曲線”：每18個(gè)月芯片成本減少約50%，芯片內(nèi)晶體管的數(shù)量每18個(gè)月翻番。我們認(rèn)為這種“學(xué)習(xí)曲線”應(yīng)能繼續(xù)。但20nm以后，晶體管的線性尺寸縮減或許將有減緩，不過卻可以通過其他的方式維持這一學(xué)習(xí)曲線的速率。例如FinFET以及3DIC，就是透過三維立體的晶體管形式，或者多芯片堆疊的方法，來滿足將來設(shè)計(jì)對(duì)復(fù)雜度以及成本的要求。這意味著，，降低每個(gè)晶體管的成本仍將遵循“學(xué)習(xí)曲線”趨勢(shì)，正如它過去50年中的一樣。
問：本土IC設(shè)計(jì)公司有能力做20nm、3D芯片的還較稀少，Mentor的EDA工具給中國(guó)本地帶來的意義是什么?這次大會(huì)想給本地企業(yè)傳遞哪些新理念?
答：Mentor是市場(chǎng)上為3DIC芯片設(shè)計(jì)提供關(guān)鍵軟件的EDA公司。Calibre™提供3DIC所需要的完整驗(yàn)證方案。。此外，Mentor的Tessent™DFT工具能支持所有需測(cè)試的堆疊芯片(die)的需求，包括邏輯和存儲(chǔ)。Mentor的封裝設(shè)計(jì)軟件幫助設(shè)計(jì)師開發(fā)3DIC設(shè)計(jì)的封裝和interposer?？梢哉f，Mentor是3D設(shè)計(jì)工具的領(lǐng)導(dǎo)者。
在20nm方面，Mentor是第一個(gè)向市場(chǎng)推出20nm物理驗(yàn)證工具，主要是Calibre系列。我們還把物理設(shè)計(jì)和驗(yàn)證技術(shù)集成起來，針對(duì)20nm所需要的新技術(shù)，如doublepatterning(2次曝光)[注2]，能夠在布局&布線的階段，就能夠預(yù)防并解決DoublePatterning可能出現(xiàn)的問題。此外，我們看到20nm技術(shù)有利于更復(fù)雜的邏輯設(shè)計(jì)，Mentor的硬件仿真器可以大幅度減少設(shè)計(jì)的驗(yàn)證時(shí)間，能幫助客戶提早將產(chǎn)品推向市場(chǎng)。。可以說，Mentor在20nm領(lǐng)域已經(jīng)提供了完整的方案，領(lǐng)先其他對(duì)手。
注1：這段有關(guān)工藝與面積的數(shù)字來源于《電子產(chǎn)品世界》2012年第9期30頁(yè)。與Mentor公司所認(rèn)知的數(shù)字不太一致。
注2：doublepatterning(兩次曝光)：20nm后需要兩次曝光或多次曝光。28nm到20nm時(shí)，設(shè)備不用做大的改變，但是設(shè)計(jì)手段要變。因?yàn)?0nm后，設(shè)計(jì)間距太窄了，一次曝光會(huì)使光線無法穿過，或者穿過的光線大大失真。doublepatterning就像兩個(gè)人坐在一起，為了加大間距，中間可隔開一個(gè)位置。因此，人們把一層金屬拆成兩個(gè)mask(掩膜)，這樣間距加大，光的不良效應(yīng)就降低。方法是第一次曝光奇數(shù)行，第二次偶數(shù)行。
下載文檔
