海力士成功運(yùn)用硅穿孔技術(shù)制造16GbDRAM
[導(dǎo)讀]海力士9日對(duì)外宣布，成功運(yùn)用硅穿孔(TSV)封裝技術(shù)制成40納米2GbDDR3DRAM+16GbDRAM，這是首度誕生單一封包內(nèi)呈現(xiàn)高容量16Gb的產(chǎn)品。海力士稱(chēng)，該產(chǎn)品若制作成模塊，最大可實(shí)現(xiàn)64GB的高容量，適合應(yīng)用于需要大容量?jī)?nèi)存
海力士9日對(duì)外宣布，成功運(yùn)用硅穿孔(TSV)封裝技術(shù)制成40納米2GbDDR3DRAM+16GbDRAM，這是首度誕生單一封包內(nèi)呈現(xiàn)高容量16Gb的產(chǎn)品。海力士稱(chēng)，該產(chǎn)品若制作成模塊，最大可實(shí)現(xiàn)64GB的高容量，適合應(yīng)用于需要大容量?jī)?nèi)存的服務(wù)器或工作站。
若想要以多芯片封裝(MultiChipPackage；MCP)或迭層封裝(Packageonpackage；PoP)等打線(xiàn)接合(wirebonding)方式，堆棧DRAM呈現(xiàn)出高容量產(chǎn)品，則較為困難。
業(yè)界采用過(guò)去的堆棧芯片技術(shù)，將使線(xiàn)路過(guò)于繁雜，且有增大封包的缺點(diǎn)。海力士將芯片垂直堆棧，采TSV技術(shù)形成封包，可堆棧的數(shù)量為打線(xiàn)接合制程的2倍以上，且傳輸速度提升約50%、耗電量減少約40%。
海力士研究所長(zhǎng)洪性柱表示，以TSV制造高容量?jī)?nèi)存的技術(shù)在未來(lái)2~3年內(nèi)，將可能成為內(nèi)存產(chǎn)業(yè)的核心技術(shù)。
TSV技術(shù)未來(lái)可望成為將內(nèi)存芯片、系統(tǒng)芯片、圖像傳感器(ImageSensor)等統(tǒng)合至1個(gè)封包的核心技術(shù)。海力士計(jì)劃2013年將以該產(chǎn)品制作成64GB模塊并進(jìn)行商用化，目前正在準(zhǔn)備量產(chǎn)，并同時(shí)促進(jìn)較行動(dòng)DRAM速度快8倍的WideI/OTSV開(kāi)發(fā)作業(yè)。
若想要以多芯片封裝(MultiChipPackage；MCP)或迭層封裝(Packageonpackage；PoP)等打線(xiàn)接合(wirebonding)方式，堆棧DRAM呈現(xiàn)出高容量產(chǎn)品，則較為困難。
業(yè)界采用過(guò)去的堆棧芯片技術(shù)，將使線(xiàn)路過(guò)于繁雜，且有增大封包的缺點(diǎn)。海力士將芯片垂直堆棧，采TSV技術(shù)形成封包，可堆棧的數(shù)量為打線(xiàn)接合制程的2倍以上，且傳輸速度提升約50%、耗電量減少約40%。
海力士研究所長(zhǎng)洪性柱表示，以TSV制造高容量?jī)?nèi)存的技術(shù)在未來(lái)2~3年內(nèi)，將可能成為內(nèi)存產(chǎn)業(yè)的核心技術(shù)。
TSV技術(shù)未來(lái)可望成為將內(nèi)存芯片、系統(tǒng)芯片、圖像傳感器(ImageSensor)等統(tǒng)合至1個(gè)封包的核心技術(shù)。海力士計(jì)劃2013年將以該產(chǎn)品制作成64GB模塊并進(jìn)行商用化，目前正在準(zhǔn)備量產(chǎn)，并同時(shí)促進(jìn)較行動(dòng)DRAM速度快8倍的WideI/OTSV開(kāi)發(fā)作業(yè)。
下載文檔
