“STS會(huì)議1測(cè)試”剛剛開始。攝影：Tech-On!。（點(diǎn)擊放大）
以前日本在LSI測(cè)試工作基本上是由集成器件廠商（Integrated Device Manufacturer，IDM）的測(cè)試部門承擔(dān)的，與其他部門及外部委托方?jīng)]什么關(guān)系。最近這種狀況逐漸發(fā)生改變。其背景在于LSI的復(fù)雜化及前工序（晶圓處理）的外部委托化（即無廠化）。而且，由于被視為永久課題的成本削減要求不斷增強(qiáng)等緣故，這一勢(shì)頭絲毫沒有平息的意思。

12月7日，“Semicon Japan 2011”（12月7日～9日在千葉縣幕張MESSE舉行）”舉行了“STS會(huì)議1測(cè)試：暢談測(cè)試技術(shù)的現(xiàn)狀與未來!成本和質(zhì)量管理”研討會(huì)，半導(dǎo)體廠商、LSI測(cè)試儀廠商及測(cè)試受托企業(yè)等與試測(cè)相關(guān)的三方登臺(tái)演講。6名演講嘉賓分別演講25分鐘后，還設(shè)置了“公開討論”環(huán)節(jié)。其中頗受矚目的是由6名演講者回答主持人提出的問題。演講者從各自立場(chǎng)出發(fā)做了精彩發(fā)言，雖然活動(dòng)時(shí)間很短，但內(nèi)容頗為充實(shí)。

主持人由專業(yè)測(cè)試公司Tera Probe的椛田和雄擔(dān)任。首先提出了通過事先向預(yù)約聽講者詢問后引起興趣的人最多的兩個(gè)問題。一個(gè)是“如何制定從設(shè)計(jì)到測(cè)試的方案”。另一個(gè)是“在測(cè)試方面如何在自主實(shí)施與外部委托之間取得平衡”。每個(gè)問題安排了3名演講嘉賓來做答。

首先，在“設(shè)計(jì)到測(cè)試的方案”方面，由半導(dǎo)體廠商瑞薩電子的加賀博史、LSI測(cè)試廠商愛德萬(wàn)的植田基夫，以及測(cè)試服務(wù)提供商臺(tái)灣京元電子(King Yuan Electronics)的梁明成三人闡述了看法。瑞薩的加賀談到了DFT（Design For Testability，可測(cè)試設(shè)計(jì)）。據(jù)他介紹，已經(jīng)有很多DFT技術(shù)實(shí)現(xiàn)實(shí)用化。但是，從中選擇哪些技術(shù)相組合才好，則因芯片不同而異。從這一意義來說，“DFT已進(jìn)入集成技術(shù)尤為重要的時(shí)代”（加賀）。

愛德萬(wàn)的植田作為測(cè)試廠商介紹了為與設(shè)計(jì)方協(xié)調(diào)一致而采取的舉措。比如，為了能夠使Verilog-HDL的邏輯模擬數(shù)據(jù)（VCD）直接在LSI測(cè)試儀上使用，準(zhǔn)備了“數(shù)據(jù)包序列”。只要遵守測(cè)試儀的硬件規(guī)定并準(zhǔn)備模擬數(shù)據(jù)，基本上都可直接讀入LSI測(cè)試儀。另外，還準(zhǔn)備了不合并兩個(gè)測(cè)試程序即可直接同步運(yùn)行（兩個(gè)測(cè)試程序在1臺(tái)LSI測(cè)試儀上同步執(zhí)行）的機(jī)制。

京元電子的梁明成就測(cè)試成本列出了耐人尋味的數(shù)據(jù)。據(jù)他調(diào)查，即使縮短每項(xiàng)測(cè)試，整個(gè)測(cè)試的成本也基本不會(huì)變化。在其展示的圖表中，每項(xiàng)測(cè)試的時(shí)間無論是不變、縮短10％、20％還30％，整個(gè)測(cè)試的成本也幾乎相同。而增加可同時(shí)測(cè)試的芯片個(gè)數(shù)則可為削減整個(gè)測(cè)試的成本做出大貢獻(xiàn)。但是，同時(shí)測(cè)試的個(gè)數(shù)如果增加過多，測(cè)試儀的硬件等成本也會(huì)隨之上升。梁明成表示，同時(shí)測(cè)試的個(gè)數(shù)目前以8個(gè)或4個(gè)為最佳。

在第二個(gè)問題即“自主測(cè)試VS外部委托”方面，由半導(dǎo)體廠商?hào)|芝的浦田浩司、LSI測(cè)試儀廠商泰瑞達(dá)（Teradyne）的梅永敬、后工序（組裝和測(cè)試）受托企業(yè)美國(guó)安可科技（Amkor Technology）的Michael Rutigliano三人發(fā)表了看法。東芝的浦田介紹了自主測(cè)試和委托測(cè)試各自的好處。自主測(cè)試的優(yōu)點(diǎn)有三個(gè)：（1）使用同一家測(cè)試儀廠商的測(cè)試儀的情況較多，無論樣品芯片還是量產(chǎn)芯片都可利用相同的測(cè)試程序來測(cè)試。（2）故障分析容易。（3）無需向委托方支持委托費(fèi)，測(cè)試成本低。而通過外部委托來測(cè)試的話，其優(yōu)點(diǎn)在于：（1）可接受一攬子服務(wù)。（2）能夠在供貨目的地制造及測(cè)試，可降低物流成本。（3）可根據(jù)芯片產(chǎn)量（測(cè)試處理量）的變化來靈活應(yīng)對(duì)。

泰瑞達(dá)的梅永敬同時(shí)以自主測(cè)試和委托測(cè)試為對(duì)象，提出了三項(xiàng)要注意的地方：（1）委托方普遍存在熟悉電路的工程師較少的情況，因此要將應(yīng)用板卡的設(shè)計(jì)做得簡(jiǎn)單些。（2）聽到海外測(cè)試委托方的成本時(shí)最初大多會(huì)感到吃驚，這時(shí)重要的是要相關(guān)三方對(duì)成本進(jìn)行研究。（3）改換測(cè)試程序需要花費(fèi)大量成本，因此要使用全球市場(chǎng)上普及的LSI測(cè)試儀。

最后，美國(guó)安可科技（Amkor Technology）的Rutigliano介紹了測(cè)試服務(wù)提供商及后工序受托企業(yè)的劣勢(shì)和優(yōu)勢(shì)。劣勢(shì)方面提到的是：有的項(xiàng)目成本較高，合同等談判較麻煩，其間可能會(huì)發(fā)生意外情況，等等。而在Rutigliano展示的幻燈片中，列出的優(yōu)點(diǎn)卻超過劣勢(shì)的10倍，不過最重要的是，由于有大量客戶幫助分擔(dān)成本，因此可充分利用各種資源（設(shè)備及專家等）。比如，在產(chǎn)量增加時(shí)，能夠立即確保大規(guī)模的設(shè)備。另外，即使是自己公司內(nèi)部幾乎無應(yīng)用經(jīng)驗(yàn)的技術(shù)，也有不少測(cè)試服務(wù)提供商及后工序受托企業(yè)擁有相應(yīng)測(cè)試能力。2.5維及3維封裝的芯片及模塊的測(cè)試技術(shù)就是其中一例。（記者：小島 郁太郎，Tech-On?。?