聯(lián)電與SuVolta共同開發(fā)28nm低功耗制程技術(shù)
[導(dǎo)讀]聯(lián)華電子(UMC)與新創(chuàng)公司SuVolta宣布聯(lián)手開發(fā)28nm低功耗制程技術(shù)，瞄準行動應(yīng)用。該制程將SuVolta的深度耗盡通道(Deeply Depleted Channel；DDC)電晶體技術(shù)整合到聯(lián)電的28奈米 High-K / Metal Gate (HKMG)高效能行動
聯(lián)華電子(UMC)與新創(chuàng)公司SuVolta宣布聯(lián)手開發(fā)28nm低功耗制程技術(shù)，瞄準行動應(yīng)用。該制程將SuVolta的深度耗盡通道(Deeply Depleted Channel；DDC)電晶體技術(shù)整合到聯(lián)電的28奈米 High-K / Metal Gate (HKMG)高效能行動(HPM)制程。SuVolta與聯(lián)電正密切合作，利用 DDC技術(shù)的優(yōu)勢來降低功耗，并提高 SRAM 的低電壓效能。
SuVolta表示，采用該公司DDC 電晶體技術(shù)以 65nm平面 CMOS 制程制造的 ARM Cortex-Mo 處理器核心，可實現(xiàn)最低功耗水準。 DDC技術(shù)采用摻雜技術(shù)開發(fā)電晶體基底平面，從而可為目前的 FDSOI 與 FinFET 制程帶來一種可打造低功耗邏輯電晶體的替代方式。SuVolta的 DDC 技術(shù)可實現(xiàn)類似 FDSOI 制程的結(jié)果，但卻能避免使用 SOI 初始晶圓的高額成本。
SuVolta表示，該公司目前已經(jīng)與業(yè)界主要的半導(dǎo)體制造商共同展開6項 DDC 計劃部署了，包括從65nm到20nm制程。SuVolta先前曾與Fujitsu Semiconductor合作，后來也傳與Globalfoundries聯(lián)手。該公司不只在行動應(yīng)用處理器看到了巨大的市場機會，同時也著眼于 DRAM 、影像與微控制器等可發(fā)揮其降低記憶體功耗的領(lǐng)域。
SuVolta DDC PowerShrink低功耗技術(shù)與65nm平面CMOS制程比較
（來源：SuVolta）
根據(jù)SuVolta表示，相較于同樣采用65nm CMOS 制程且作業(yè)于1.2V電壓的ARM Cortex-M0 處理器，利用DDC電晶體的ARM處理器在0.9 V作業(yè)時的建置更具優(yōu)勢，包括在相同350MHz時脈頻率時的功耗更低50%；在相同功耗條件時，時脈頻率更增加35%；或在相同工作電壓時實現(xiàn)更高55%的時脈頻率。
ARM處理器部門策略與行銷副總裁Noel Hurley表示：「ARM的傳承基于低功耗，因此能進一步改進功耗的技術(shù)，如SuVolta的DDC總是深受ARM及其合作伙伴的歡迎。SuVolta展示了DDC技術(shù)在ARM處理器的應(yīng)用，可進一步降低功耗或顯著提高效能。隨著物聯(lián)網(wǎng)的擴展，可應(yīng)用于感測器和其他元件的創(chuàng)新型超低功耗技術(shù)對于確立ARM在這場機遇中的主導(dǎo)地位至關(guān)重要?！?br>
聯(lián)電則與SuVolta共同利用 DDC 技術(shù)提供兩種高度靈活的應(yīng)用方式：透過 DDC PowerShrink 低功耗平臺，所有電晶體都能用 DDC技術(shù)實現(xiàn)最佳功耗與效能優(yōu)勢；以及透過 DDC DesignBoost 電晶體調(diào)換選項，以 DDC 電晶體取代現(xiàn)有設(shè)計中部分電晶體。該選項的典型應(yīng)用是用 DDC 電晶體取代泄漏功耗大的電晶體來降低泄漏，或者取代 SRAM 位元單元電晶體從而提高效能并降低最低工作電壓(Vmin)。
聯(lián)電先進技術(shù)開發(fā)處副總游萃蓉表示，在接下來的幾周或者幾個月，可望看到聯(lián)電與SuVolta共同開發(fā)的結(jié)果，從而進一步驗證 DDC 技術(shù)為聯(lián)電28奈米 HKMG 制程帶來的功耗與效能優(yōu)勢。透過將SuVolta的先進技術(shù)導(dǎo)入聯(lián)電 HKMG 制程，聯(lián)電將提供28奈米行動運算制程平臺，以完善現(xiàn)有的 Poly-SiON 及 HKMG技術(shù)?！?br>
SuVolta公司行銷與業(yè)務(wù)開發(fā)副總裁Jeff Lewis預(yù)計，SuVolta DDC技術(shù)與聯(lián)電28nmHKMG 制程的整合過程可能花費一年的時間，其間將采用ARM測試晶片也是這項合作關(guān)系的一部分。預(yù)計該制程技術(shù)可在2014年提供給第三方廠商使用，并于2015年量產(chǎn)晶片。
Semico Research公司市場分析Rich Wawrzyniak表示，SuVolta的技術(shù)采用平面 CMOS 電晶體與 Bulk CMOS 制程，在提高性能的同時也降低了主動功耗與待機功耗。IHS公司分析師Len Jelinek則表示，「DDC技術(shù)可實現(xiàn)微縮至更小制程節(jié)點的好處，而不至于明顯增加設(shè)計成本，或移植到 3D 或 FDSOI 等新制程技術(shù)?！?br>
SuVolta還宣布聘請Louis Parrillo作為該公司運營長(COO)，主導(dǎo)SuVolta DDC技術(shù)與幾家合作夥伴的整合計劃。Louis Parrillo曾經(jīng)任職Unity Semiconductor、Freescale、Spansion與Motorola等公司。
編譯：Susan Hong
(參考原文：SuVolta Process Wins ARM, UMC Support，by Peter Clarke)
SuVolta表示，采用該公司DDC 電晶體技術(shù)以 65nm平面 CMOS 制程制造的 ARM Cortex-Mo 處理器核心，可實現(xiàn)最低功耗水準。 DDC技術(shù)采用摻雜技術(shù)開發(fā)電晶體基底平面，從而可為目前的 FDSOI 與 FinFET 制程帶來一種可打造低功耗邏輯電晶體的替代方式。SuVolta的 DDC 技術(shù)可實現(xiàn)類似 FDSOI 制程的結(jié)果，但卻能避免使用 SOI 初始晶圓的高額成本。
SuVolta表示，該公司目前已經(jīng)與業(yè)界主要的半導(dǎo)體制造商共同展開6項 DDC 計劃部署了，包括從65nm到20nm制程。SuVolta先前曾與Fujitsu Semiconductor合作，后來也傳與Globalfoundries聯(lián)手。該公司不只在行動應(yīng)用處理器看到了巨大的市場機會，同時也著眼于 DRAM 、影像與微控制器等可發(fā)揮其降低記憶體功耗的領(lǐng)域。
SuVolta DDC PowerShrink低功耗技術(shù)與65nm平面CMOS制程比較
（來源：SuVolta）
根據(jù)SuVolta表示，相較于同樣采用65nm CMOS 制程且作業(yè)于1.2V電壓的ARM Cortex-M0 處理器，利用DDC電晶體的ARM處理器在0.9 V作業(yè)時的建置更具優(yōu)勢，包括在相同350MHz時脈頻率時的功耗更低50%；在相同功耗條件時，時脈頻率更增加35%；或在相同工作電壓時實現(xiàn)更高55%的時脈頻率。
ARM處理器部門策略與行銷副總裁Noel Hurley表示：「ARM的傳承基于低功耗，因此能進一步改進功耗的技術(shù)，如SuVolta的DDC總是深受ARM及其合作伙伴的歡迎。SuVolta展示了DDC技術(shù)在ARM處理器的應(yīng)用，可進一步降低功耗或顯著提高效能。隨著物聯(lián)網(wǎng)的擴展，可應(yīng)用于感測器和其他元件的創(chuàng)新型超低功耗技術(shù)對于確立ARM在這場機遇中的主導(dǎo)地位至關(guān)重要?！?br>
聯(lián)電則與SuVolta共同利用 DDC 技術(shù)提供兩種高度靈活的應(yīng)用方式：透過 DDC PowerShrink 低功耗平臺，所有電晶體都能用 DDC技術(shù)實現(xiàn)最佳功耗與效能優(yōu)勢；以及透過 DDC DesignBoost 電晶體調(diào)換選項，以 DDC 電晶體取代現(xiàn)有設(shè)計中部分電晶體。該選項的典型應(yīng)用是用 DDC 電晶體取代泄漏功耗大的電晶體來降低泄漏，或者取代 SRAM 位元單元電晶體從而提高效能并降低最低工作電壓(Vmin)。
聯(lián)電先進技術(shù)開發(fā)處副總游萃蓉表示，在接下來的幾周或者幾個月，可望看到聯(lián)電與SuVolta共同開發(fā)的結(jié)果，從而進一步驗證 DDC 技術(shù)為聯(lián)電28奈米 HKMG 制程帶來的功耗與效能優(yōu)勢。透過將SuVolta的先進技術(shù)導(dǎo)入聯(lián)電 HKMG 制程，聯(lián)電將提供28奈米行動運算制程平臺，以完善現(xiàn)有的 Poly-SiON 及 HKMG技術(shù)?！?br>
SuVolta公司行銷與業(yè)務(wù)開發(fā)副總裁Jeff Lewis預(yù)計，SuVolta DDC技術(shù)與聯(lián)電28nmHKMG 制程的整合過程可能花費一年的時間，其間將采用ARM測試晶片也是這項合作關(guān)系的一部分。預(yù)計該制程技術(shù)可在2014年提供給第三方廠商使用，并于2015年量產(chǎn)晶片。
Semico Research公司市場分析Rich Wawrzyniak表示，SuVolta的技術(shù)采用平面 CMOS 電晶體與 Bulk CMOS 制程，在提高性能的同時也降低了主動功耗與待機功耗。IHS公司分析師Len Jelinek則表示，「DDC技術(shù)可實現(xiàn)微縮至更小制程節(jié)點的好處，而不至于明顯增加設(shè)計成本，或移植到 3D 或 FDSOI 等新制程技術(shù)?！?br>
SuVolta還宣布聘請Louis Parrillo作為該公司運營長(COO)，主導(dǎo)SuVolta DDC技術(shù)與幾家合作夥伴的整合計劃。Louis Parrillo曾經(jīng)任職Unity Semiconductor、Freescale、Spansion與Motorola等公司。
編譯：Susan Hong
(參考原文：SuVolta Process Wins ARM, UMC Support，by Peter Clarke)
下載文檔
