可程序邏輯閘陣列（FPGA）大廠賽靈思（Xilinx）及晶圓代工龍頭臺(tái)積電（2330）昨（29）日宣布16納米鰭式場(chǎng)效晶體管（FinFET）技術(shù)合作計(jì)劃。采用臺(tái)積電先進(jìn)16納米FinFET技術(shù)打造的賽靈思「FinFast」計(jì)劃測(cè)試芯片，預(yù)計(jì)會(huì)在今年推出，首款產(chǎn)品明年問(wèn)市，這也代表臺(tái)積電16納米投片將再度提前到今年底展開(kāi)。

臺(tái)積電已宣布調(diào)升今年資本支出到95~100億美元規(guī)模，為了在技術(shù)研發(fā)上能夠追上英特爾，同時(shí)擺脫三星、格羅方德（GlobalFoundries）等競(jìng)爭(zhēng)同業(yè)，臺(tái)積電3D晶體管架構(gòu)的16納米FinFET制程將提前量產(chǎn)，首家采用的大客戶就是FPGA大廠賽靈思。而賽靈思及臺(tái)積電的合作，當(dāng)然是要跟另一FPGA大廠阿爾特拉（Altera）及英特爾的合作案一較高下。

原本臺(tái)積電規(guī)畫(huà)在20納米量產(chǎn)的2年后，也就是2016年才會(huì)進(jìn)入16納米FinFET制程量產(chǎn)，但現(xiàn)在16納米量產(chǎn)時(shí)間點(diǎn)提前到2015年。而根據(jù)賽靈思及臺(tái)積電的規(guī)畫(huà)，雙方投入所需資源組成一支專(zhuān)屬團(tuán)隊(duì)，針對(duì)FinFET制程與賽靈思的UltraScale架構(gòu)共同進(jìn)行最佳化，基于此項(xiàng)計(jì)劃，16FinFET測(cè)試芯片預(yù)計(jì)今年稍后推出，而首款產(chǎn)品將于2014年問(wèn)市，代表臺(tái)積電今年底就會(huì)開(kāi)始試產(chǎn)16納米，進(jìn)度再度超前。

此外，兩家公司亦共同合作藉助臺(tái)積電的CoWoS三維集成電路（3D IC）制造流程，以實(shí)現(xiàn)最高層級(jí)的3D IC系統(tǒng)集成及系統(tǒng)級(jí)效能，雙方在此領(lǐng)域合作的相關(guān)產(chǎn)品將稍后擇期另行宣布。

UltraScale為賽靈思全新的特殊應(yīng)用芯片（ASIC）等級(jí)架構(gòu)，能針對(duì)從20納米平面式制程到16納米以及更先進(jìn)的FinFET制程進(jìn)行微縮，亦可透過(guò)3D IC技術(shù)進(jìn)行系統(tǒng)單芯片的微縮。

臺(tái)積電表示，最近已宣布將16納米FinFET制程技術(shù)的生產(chǎn)時(shí)程，提前到2013年展開(kāi)，賽靈思與臺(tái)積電的合作，除了可受惠于該制程生產(chǎn)進(jìn)度加快之外，亦享有臺(tái)積電16納米FinFET技術(shù)所帶來(lái)的高效能與省電優(yōu)勢(shì)。