EDA供應(yīng)商Cadence Design Systems日前宣布，已運(yùn)用IBM的14nm 絕緣層上覆矽 ( SOI ) FinFET制程開發(fā)一款基于ARM處理器的測(cè)試晶片。該晶片采用ARM Cortex-M0核心，這也是ARM, Cadence和IBM共同開發(fā)14nm及以下節(jié)點(diǎn)SoC之三方合作協(xié)議的一項(xiàng)成果。
該晶片是為了檢查采用14nm 節(jié)點(diǎn)之晶片的參數(shù)和IP所設(shè)計(jì)。除了ARM 核心以外，這款測(cè)試晶片還包含了SRAM 和其他電路模組。Cadence 表示，這款晶片可為ARM 基于FinFET 的實(shí)體IP開發(fā)提供必要的特征資料。另外，該設(shè)計(jì)還可支援雙重圖案微影。
IBM 半導(dǎo)體研發(fā)中心副總裁Gary Patton 表示，這顆14nm測(cè)試晶片代表著我們?cè)贔inFET on SOI上已運(yùn)用其內(nèi)建的介電質(zhì)隔離獲得顯著進(jìn)展。這款測(cè)試晶片采用Cadence 的Encounter數(shù)位設(shè)計(jì)工具、 FinFET 標(biāo)準(zhǔn)單元庫和Cadence 的Virtuoso 工具。