EDA 供應(yīng)商 Cadence Design Systems 日前宣布，已運用 IBM 的 14nm 絕緣層上覆矽(SOI) FinFET 制程開發(fā)一款基于 ARM 處理器的測試晶片。該晶片采用 ARM Cortex-M0 核心，這也是 ARM, Cadence 和 IBM 共同開發(fā) 14nm 及以下節(jié)點 SoC 之三方合作協(xié)議的一項成果。
該晶片是為了檢查采用 14nm 節(jié)點之晶片的參數(shù)和IP所設(shè)計。除了 ARM 核心以外，這款測試晶片還包含了 SRAM 和其他電路模組。 Cadence 表示，這款晶片可為 ARM 基于 FinFET 的實體IP開發(fā)提供必要的特征資料。另外，該設(shè)計還可支援雙重圖案微影。

IBM 半導(dǎo)體研發(fā)中心副總裁 Gary Patton 表示，這顆14nm測試晶片代表著我們在FinFET on SOI上已運用其內(nèi)建的介電質(zhì)隔離獲得顯著進展。這款測試晶片采用 Cadence 的 Encounter數(shù)位設(shè)計工具、 FinFET 標準單元庫和 Cadence 的 Virtuoso 工具。

編譯： Joy Teng

(參考原文： Cadence, IBM push SOI FinFET design to 14-nm ，by Peter Clarke)