益華電腦(Cadence)宣布臺(tái)積電已選用益華解決方案，適用于20奈米設(shè)計(jì)基礎(chǔ)架構(gòu)，其解決方案涵蓋Virtuoso客制/類比與Encounter RTL-to-Signoff平臺(tái)。 益華晶片實(shí)現(xiàn)事業(yè)群資深副總裁徐季平表示，益華一直與臺(tái)積電和雙方的客戶密切合作，開(kāi)發(fā)周延的解決方案以克服20奈米設(shè)計(jì)挑戰(zhàn)。益華Virtuoso與Encounter 20奈米技術(shù)獨(dú)步業(yè)界且完善整合，提供一致化流程，能克服最嚴(yán)苛的低功耗混合訊號(hào)晶片的挑戰(zhàn)。
臺(tái)積電采用益華技術(shù)運(yùn)用于客制化設(shè)計(jì)參考制程，透過(guò)共通的技術(shù)規(guī)畫與完善整合的同步類比與數(shù)位布局，實(shí)現(xiàn)設(shè)計(jì)客制與數(shù)位輔助類比電路的有效方法。臺(tái)積電20奈米參考制程融合Encounter與Virtuoso的全新功能與方法，兼顧新興的重要電路特性、時(shí)序收斂與設(shè)計(jì)尺寸。
對(duì)客制/類比設(shè)計(jì)人員而言，Virtuoso技術(shù)在業(yè)界標(biāo)準(zhǔn)OpenAccess資料庫(kù)中支援新的20奈米限制，包含G0規(guī)則、互動(dòng)式配色實(shí)現(xiàn)有色彩意識(shí)的布局(Color-Aware Layout)、條件導(dǎo)向的預(yù)先配色流程、奇數(shù)回路的防止與偵測(cè)(Odd-Cycle Loop Prevention)、局部互連層專屬的先進(jìn)Pcell基墩(Pcell abutment)與支援。益華整合式實(shí)體驗(yàn)證系統(tǒng)是在Virtuoso平臺(tái)中整合實(shí)體驗(yàn)證系統(tǒng)的設(shè)計(jì)技術(shù)。
對(duì)數(shù)位設(shè)計(jì)人員而言，Encounter RTL-to-GDSII支援20奈米規(guī)則、嶄新FlexColor雙重曝影(Double-Patterning)技術(shù)實(shí)現(xiàn)自動(dòng)建構(gòu)校正(Correct-by-Construction)布局與繞線，還有Encounter RTL Compiler加上Encounter數(shù)位設(shè)計(jì)實(shí)現(xiàn)(EDI)系統(tǒng)的GigaOpt最佳化，以更短的周轉(zhuǎn)時(shí)間實(shí)現(xiàn)更高的成品品質(zhì)。
益華網(wǎng)址：www.cadence.com