Cadence表示，臺積電20奈米參考制程融合Encounter與Virtuoso的全新功能與方法，兼顧新興的重要電路特性、時序收斂與設(shè)計尺寸。對客制/類比設(shè)計人員而言，Virtuoso技術(shù)在業(yè)界標(biāo)準(zhǔn)OpenAccess資料庫中支援新的20奈米限制，包含G0規(guī)則、互動式配色實現(xiàn)有色彩意識的布局(color-aware layout)、條件導(dǎo)向的預(yù)先配色流程、奇數(shù)回路的防止與偵測(odd-cycle loop prevention)、局部互連層專屬的先進(jìn)Pcell基墩(Pcell abutment)與支援。Cadence整合式實體驗證系統(tǒng)是在Virtuoso平臺中整合Cadence益華電腦實體驗證系統(tǒng)的設(shè)計技術(shù)。

對數(shù)位設(shè)計人員而言，Encounter RTL-to-GDSII支援20奈米規(guī)則、嶄新FlexColor雙重曝影(double- patterning)技術(shù)實現(xiàn)自動建構(gòu)校正(correct-by-construction)布局與繞線，還有Encounter RTL Compiler加上Encounter數(shù)位設(shè)計實現(xiàn)(EDI)系統(tǒng)的GigaOpt最佳化，以更短的周轉(zhuǎn)時間實現(xiàn)更高的成品品質(zhì)。

在Signoff方面，Cadence Encounter時序系統(tǒng)提供先進(jìn)的波形建模與多值SPEF以實現(xiàn)雙重曝影RC萃取。Cadence QRC Extraction提供具備DPT意識的條件萃取(corners extraction)技術(shù)，支援LEF/DEF與GDSII制程。Cadence實體驗證系統(tǒng)提供20奈米雙重曝影與漸進(jìn)式DRC校正的支援，現(xiàn)在還有臺積電設(shè)計規(guī)則(rule decks)可供實體驗證系統(tǒng)使用。

Encounter Power System提供精準(zhǔn)、基本與復(fù)雜的依賴拓?fù)浣Y(jié)構(gòu)(topology-dependent)的EM規(guī)則，而且Litho Physical Analyzer與Litho Electrical Analyzer已經(jīng)更新而擁有20奈米模型以供熱點分析與修正。[!--empirenews.page--]

「Cadence益華電腦專心致力于為客戶提供克服低功耗等當(dāng)今復(fù)雜設(shè)計的最大挑戰(zhàn)所需的技術(shù)?！笴adence益華電腦晶片實現(xiàn)事業(yè)群資深副總裁徐季平表示：「我們一直與臺積公司和雙方的客戶密切合作，開發(fā)周延的解決方案以克服20奈米設(shè)計挑戰(zhàn)。我們的Virtuoso與Encounter 20奈米技術(shù)獨步業(yè)界而且完善整合，提供一致化流程，克服最嚴(yán)苛的低功耗混合訊號晶片的挑戰(zhàn)?！?/font>

「搭配設(shè)計工具以滿足20奈米需求是一項復(fù)雜的任務(wù)，唯有透過緊密的合作方能實現(xiàn)。」臺積電設(shè)計建構(gòu)行銷處(Design Infrastructure Marketing)資深處長Suk Lee 表示：「20奈米制程需要全新的方法完成設(shè)計生態(tài)環(huán)境的準(zhǔn)備，以便在制程準(zhǔn)備就緒時即開始進(jìn)行量產(chǎn)設(shè)計。我們與Cadence益華電腦的合作涵蓋了完整的混合訊號與數(shù)位流程，以確保能夠?qū)崿F(xiàn)及驗證雙重曝影的需求。這將協(xié)助雙方客戶采用此新制程盡速產(chǎn)出有效晶片。」