美商Altera與臺積電 (2330)于今（22）日宣布，將采用臺積電 CoWoS 生產(chǎn)技術(shù)，共同開發(fā)全球首顆能夠整合多元晶片技術(shù)的三維積體電路（Heterogeneous 3 DIC）測試晶片，此項創(chuàng)新技術(shù)是將類比、邏輯及記憶體等各種不同晶片技術(shù)堆疊于單一晶片上組合而成，可協(xié)助半導(dǎo)體產(chǎn)業(yè)超越摩爾定律的發(fā)展規(guī)范。而臺積電的CoWoS整合生產(chǎn)技術(shù)，能夠提供開發(fā)3 DIC技術(shù)的半導(dǎo)體公司一套完整的解決方案，包括從前端晶圓制造到后端封裝測試的整合服務(wù)。

Altera系首家采用臺積電 CoWoS整合生產(chǎn)技術(shù)來開發(fā)、并順利完成3 DIC測試晶片特性的半導(dǎo)體公司，此次與臺積電合作開發(fā)的測試晶片，能夠協(xié)助Altera迅速達成3 DIC的效能與可靠性，確保晶片的良率及性能目標(biāo)；而臺積電的CoWoS 生產(chǎn)技術(shù)結(jié)合Altera領(lǐng)先業(yè)界的矽智財，則為未來3 DIC產(chǎn)品的開發(fā)與布局奠定穩(wěn)固基礎(chǔ)。

另外，Altera將在3 DIC領(lǐng)域中開發(fā)更多衍生性技術(shù)，讓客戶能依據(jù)不同產(chǎn)品應(yīng)用搭配所需的矽智財，Altera借助本身在場域可程式化閘陣列( FPGA )的領(lǐng)先技術(shù)，整合中央處理器（CPU）、專用積體電路（ASIC）、特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品（ASSP）、記憶體及光學(xué)元件于一顆FPGA晶片上。該公司設(shè)計的3 DIC晶片不僅提供客戶FPGA技術(shù)的優(yōu)勢，且協(xié)助客戶展現(xiàn)產(chǎn)品的差異化，進而創(chuàng)造產(chǎn)品最大效益、有效降低功耗及生產(chǎn)成本、并縮小產(chǎn)品外觀尺寸。

Altera全球營運暨工程資深副總裁Bill Hata表示，藉由與IMEC及SEMATECH等半導(dǎo)體組織的伙伴關(guān)系，加上采用臺積電的CoWoS 生產(chǎn)技術(shù)，Altera將擁有絕對優(yōu)勢，可以在適當(dāng)?shù)臅r機提供客戶符合市場需求的3 DIC產(chǎn)品，協(xié)助公司在技術(shù)創(chuàng)新的道路上持續(xù)往前邁進，保持領(lǐng)先，并超越摩爾定律。

臺積電副總經(jīng)理暨北美子公司總經(jīng)理Rick Cassidy則指出，臺積電與Altera的合作可以回溯至將近20年前，雙方早已密切合作并共同開發(fā)最先進的制程與半導(dǎo)體技術(shù)。而臺積電與Altera開發(fā)下一世代的3 DIC晶片，則是雙方共同合作推升半導(dǎo)體技術(shù)至另一個新境界的良好范例。
CoWoS為一種整合生產(chǎn)技術(shù)，是先將半導(dǎo)體晶片透過Chip on Wafer (CoW)的封裝制程連接至矽晶圓，再把此CoW晶片與基板連結(jié)，整合而成CoW-on-Substrate。將半導(dǎo)體連結(jié)于有厚度的晶圓片上的作法，可以避免在生產(chǎn)過程中造成扭曲變形的情況，臺積電也計劃提供CoWoS 生產(chǎn)技術(shù)全方位的整合服務(wù)。