新思 支持臺(tái)積電28納米制程
[導(dǎo)讀]矽智財(cái)(IP)及電子設(shè)計(jì)自動(dòng)化工具(EDA)大廠新思科技(Synopsys)推出支持臺(tái)積電28納米高效能(HP)、行動(dòng)高效能(HPM)制程的DesignWare嵌入式存儲(chǔ)器與邏輯庫IP,提供高效能、低漏電及有效電力(active power),
矽智財(cái)(IP)及電子設(shè)計(jì)自動(dòng)化工具(EDA)大廠新思科技(Synopsys)推出支持臺(tái)積電28納米高效能(HP)、行動(dòng)高效能(HPM)制程的DesignWare嵌入式存儲(chǔ)器與邏輯庫IP,提供高效能、低漏電及有效電力(active power),讓設(shè)計(jì)人員透過速度和電源效率提升,以達(dá)成整體系統(tǒng)單芯片(SoC)設(shè)計(jì)的最佳化。
新思科技指出,就行動(dòng)裝置應(yīng)用而言,速度和電源效率之間的平衡是格外重要,DesignWare的STAR Memory System嵌入式測試及修復(fù)技術(shù),能夠讓設(shè)計(jì)者在減少測試及生產(chǎn)成本下,開發(fā)出高效能低功耗的28納米SoC。據(jù)了解,包括超微及Movidius等臺(tái)積電28納米客戶,已采用新思的DesignWare解決方案。
新思科技高速低功耗存儲(chǔ)器及標(biāo)準(zhǔn)元件庫,支持0.18微米到28納米制程,并已用于超過10億個(gè)芯片中,此次支持臺(tái)積電28納米的DesignWare嵌入式存儲(chǔ)器與邏輯庫IP解決方案,利用多重臨界變異(threshold variant)以及閘極長度偏壓(gate length bias)的結(jié)合,達(dá)到SoC應(yīng)用的效能及功耗的最佳化,讓設(shè)計(jì)人員具備先進(jìn)的功耗管理能力,包括電源關(guān)閉、多重電壓及動(dòng)態(tài)電壓頻率縮放(DVFS)等。
新思科技指出,就行動(dòng)裝置應(yīng)用而言,速度和電源效率之間的平衡是格外重要,DesignWare的STAR Memory System嵌入式測試及修復(fù)技術(shù),能夠讓設(shè)計(jì)者在減少測試及生產(chǎn)成本下,開發(fā)出高效能低功耗的28納米SoC。據(jù)了解,包括超微及Movidius等臺(tái)積電28納米客戶,已采用新思的DesignWare解決方案。
新思科技高速低功耗存儲(chǔ)器及標(biāo)準(zhǔn)元件庫,支持0.18微米到28納米制程,并已用于超過10億個(gè)芯片中,此次支持臺(tái)積電28納米的DesignWare嵌入式存儲(chǔ)器與邏輯庫IP解決方案,利用多重臨界變異(threshold variant)以及閘極長度偏壓(gate length bias)的結(jié)合,達(dá)到SoC應(yīng)用的效能及功耗的最佳化,讓設(shè)計(jì)人員具備先進(jìn)的功耗管理能力,包括電源關(guān)閉、多重電壓及動(dòng)態(tài)電壓頻率縮放(DVFS)等。





