數(shù)十年來，光刻一直是關(guān)鍵的芯片生產(chǎn)技術(shù)，今天它仍然很重要。不過，EUV技術(shù)的一再延遲已經(jīng)讓整個業(yè)界麻木了，擺脫光刻技術(shù)的沮喪看來遙遙無期。今天的193nm浸沒式光刻技術(shù)仍然遠(yuǎn)遠(yuǎn)領(lǐng)先，業(yè)界一度認(rèn)為193nm浸沒式光刻會在32nm遭遇極限，現(xiàn)在看來該技術(shù)可擴(kuò)展到1x納米節(jié)點(diǎn)。不過，要獲得這些刻蝕圖案，芯片制造商必須采取更昂貴的雙重曝光工藝。ASML公司希望讓EUV技術(shù)能應(yīng)用在22nm節(jié)點(diǎn)，但尼康認(rèn)為在16或11nm節(jié)點(diǎn)前，該技術(shù)都尚未就緒。ASML最近向三星電子推出了首款獨(dú)立的預(yù)生產(chǎn)EUV設(shè)備NXE:3100，ASML現(xiàn)總共有六張NXE:3100訂單。有兩家廠商為ASML的NXE:3100工具提供光源：Cymer和Ushio。
Cymer已經(jīng)開發(fā)了基于激光激發(fā)等離子型(laser-produced plasma, LPP)技術(shù)的光源?！案鶕?jù)我們的技術(shù)藍(lán)圖，HVM Gen 1 Cymer光源的目標(biāo)是達(dá)到105W的輸出功率；HVM Gen 2約達(dá)250W，而HVM Gen 3則約350W。”Cymer公司市場與光刻技術(shù)副總裁Nigel Farrar博士說，“也就是說，Cymer的腳步有點(diǎn)落后于功率需求?！拔夜烙嬙?012年該數(shù)字將增加一倍達(dá)到40W，在2013年之前都無法實(shí)現(xiàn)100W的目標(biāo)?！彼f?！八晕覀兛梢灶A(yù)期100W的光源與NXE:3300設(shè)備同時問世，這是一件好事，因?yàn)?00W可支持每小時80片晶圓的吞吐量，一些專家認(rèn)為這是量產(chǎn)最低吞吐量。”目前的共識是EUV生產(chǎn)設(shè)備必須達(dá)到至少每小時65~80片晶圓的吞吐量，才能讓EUV具經(jīng)濟(jì)效益。而2011年已經(jīng)裝機(jī)的光源功率還只能支持到5片/小時的吞吐量，這離規(guī)模量產(chǎn)還是太遠(yuǎn)。所以Nigel認(rèn)為必須到2013年才能達(dá)到EUV的量產(chǎn)水平，這離該公司原來的技術(shù)藍(lán)圖的進(jìn)度安排延遲了有3年之久，當(dāng)然這點(diǎn)延遲根本不算什么，業(yè)界早就習(xí)以為常。不過Nigel還是對EUV的市場前景報以極大的樂觀，他認(rèn)為只要設(shè)備吞吐量高于75片/小時，制造成本就會低于現(xiàn)有的浸沒式光刻工藝，而隨著光源功率的提升，這個吞吐量還有極大的提升空間，比如100W的光源可實(shí)現(xiàn)每小時60片晶圓的吞吐量；而250W的光源每小時可處理125片晶圓，現(xiàn)在每小時100片晶圓的吞吐量，是已被晶片制造商采用的前幾代193nm浸沒式光刻設(shè)備的基準(zhǔn)吞吐量。所以業(yè)內(nèi)所有的半導(dǎo)體制造商都對該技術(shù)非常關(guān)注，尤其是對成本極端敏感的存儲器廠商。預(yù)期在2013-2014年就會有存儲器廠商開始量產(chǎn)EUV技術(shù)，邏輯芯片廠商則預(yù)計在2014-2015之間，Intel可能是最早使用該技術(shù)的邏輯芯片廠商。

而另一家半導(dǎo)體生產(chǎn)設(shè)備巨頭KLA-Tencor的首席市場營銷官Brian Trafas博士則認(rèn)為EUV的技術(shù)研發(fā)不會那么順利，他預(yù)計2017年EUV才能正式量產(chǎn)，因?yàn)椴粏螁问枪庠吹难舆t，其他配套的技術(shù)比如光刻膠、光罩和光阻都需要跟上。EUV對光刻技術(shù)來說是一次飛躍，整個業(yè)界非常企盼，但是技術(shù)難度實(shí)在太大，無法在近期完成研發(fā)，達(dá)到量產(chǎn)化。但是談到大家更加關(guān)心的450mm晶圓技術(shù)的時候，他表示2016年會進(jìn)入beta測試階段，而2018年才會正式量產(chǎn)，因?yàn)榫A尺寸增大是產(chǎn)業(yè)最大規(guī)模且最具破壞性的投資，為轉(zhuǎn)變過程帶來極大的挑戰(zhàn)。每一件工藝和自動化設(shè)備須重新設(shè)計，從晶體生長到最終測試。他認(rèn)為450mm設(shè)備的技術(shù)要求遠(yuǎn)遠(yuǎn)超過在現(xiàn)有300mm設(shè)備的基礎(chǔ)上簡單地線性增長。晶圓平整性、晶圓熱擴(kuò)張等特性都將最終導(dǎo)致光刻、淀積、平坦化等工藝物理性的改變?，F(xiàn)有的300mm工藝中將近1000步工序的每一步都需要重新科研分析和工程再造。更大晶圓的數(shù)據(jù)處理和測量要求將放緩生產(chǎn)周期，良率也會受到較大的影響。這與業(yè)界原來的傳聞有所延遲，據(jù)DigiTimes的消息稱，臺積電按照原定計劃推動450mm晶圓的發(fā)展，預(yù)計在2014到2015年開始新規(guī)格晶圓的生產(chǎn)，并在2015到2016年間正式投入量產(chǎn)。臺積電的450mm晶圓生產(chǎn)設(shè)備可在2014年完成安裝并在2015年開始進(jìn)行小批量的試產(chǎn)，如果一切順利，2015年到2016年間即可進(jìn)入量產(chǎn)階段。Intel愛爾蘭分公司的研發(fā)高管 Leonard Hobbs曾在2011年ISS-SEMI會議上透露，Intel預(yù)計2015年其首條450mm產(chǎn)線將可開始試產(chǎn)。同時他還表示，預(yù)計2012首批測試用450mm晶圓可制成，相應(yīng)的芯片生產(chǎn)設(shè)備方面則會在2013年到位。顯然半導(dǎo)體芯片制造商過分樂觀，450mm晶圓生產(chǎn)工藝的技術(shù)難度超出了業(yè)界的想象。

相對于目前300mm晶圓，450mm晶圓的尺寸和可制造的芯片數(shù)目遠(yuǎn)遠(yuǎn)勝出（2倍多），對于芯片制造商來說，這具有相當(dāng)吸引力。更大的晶圓尺寸意味著更低的每芯片量產(chǎn)成本，但是要研發(fā)450mm晶圓所需的設(shè)備，投資可能高達(dá)1000億美元。在過去，每改換一次晶圓尺寸需要大約10年時間，例如從1991年采用200毫米晶圓開始計算，到2001年開始啟用300毫米晶圓技術(shù)就需要至少十年時間。鑒于過去每10年，半導(dǎo)體工業(yè)便向更大晶圓尺寸進(jìn)行轉(zhuǎn)移；為跟上歷史的步伐，三星、臺積電和英特爾等半導(dǎo)體巨頭都曾表示，2012年是開始450mm晶圓的適當(dāng)時機(jī)，但是這個預(yù)測顯然過分樂觀，現(xiàn)在2015年量產(chǎn)的可能性也已經(jīng)不存在，半導(dǎo)體生產(chǎn)技術(shù)的急速進(jìn)步在技術(shù)和市場的壓力下戛然而止。450mm晶圓的經(jīng)濟(jì)分析和總成本爭論還包括融資模式的問題。Trafas博士稱300mm晶圓升級受益的只是芯片制造商，整個供應(yīng)鏈還沒有從上一次晶圓轉(zhuǎn)進(jìn)中收回研發(fā)成本。SEMI估計300mm轉(zhuǎn)變中研發(fā)成本超過220億美元。早在2005年SEMI就表示，產(chǎn)業(yè)面臨研發(fā)投資缺口，威脅到與摩爾定律相關(guān)的成本降低的可持續(xù)性。2006年，SEMI表示在轉(zhuǎn)向450mm構(gòu)想之前，產(chǎn)業(yè)需要通過好的模式來融資，使每一個參與其中的廠商都能獲得合理的回報。

多數(shù)業(yè)內(nèi)人士認(rèn)為現(xiàn)在的問題并不是什么時候升級，而是還需不需要。如果市場需求下降，那么大量的技術(shù)升級帶來的資本支出將給半導(dǎo)體芯片制造商帶來巨大的負(fù)擔(dān)。Trafas博士認(rèn)為：“2011年的芯片出貨量已經(jīng)見頂，2012年出貨量將會回落，其中臺積電和格羅方德都會下降，下降幅度在10%～15%，只有三星仍舊會增加產(chǎn)能，主要是NAND閃存仍舊會有增長，DRAM還無法確定。”由于全球宏觀經(jīng)濟(jì)形勢日趨惡化，半導(dǎo)體行業(yè)整體出貨量下降的幅度可能還不止這些。