（點(diǎn)擊放大）




“Synapse V”（點(diǎn)擊放大）
東電電子（TEL）一舉投產(chǎn)了5款用于三維封裝的TSV（硅通孔，through silicon via）制造裝置，并在“Semicon Japan 2011”（2011年12月7～9日，幕張Messe會(huì)展中心）上展示。投產(chǎn)的是硅深蝕刻裝置、聚酰亞胺成膜裝置以及3款晶圓鍵合關(guān)聯(lián)裝置。TEL表示，實(shí)現(xiàn)三維積層元器件所面臨的一大障礙是量產(chǎn)成本問題，今后該公司將針對這一點(diǎn)提出解決方案。

硅深蝕刻裝置方面，作為“Tactras UD”的后續(xù)機(jī)型，TEL將投放“Tactras FAVIAS”。據(jù)介紹，該裝置可將用來形成TSV的蝕刻成本降低約30％。傳統(tǒng)的硅深蝕刻多采用反復(fù)成膜及蝕刻的方式。其原因是，只單純蝕刻的方式存在與掩模的選擇比過小的問題。此次通過提高等離子密度改善了與掩模的選擇比，由此將蝕刻速度由原來的10μm/分鐘提高到了15μm/分鐘。結(jié)果，便不再需要反復(fù)成膜與蝕刻的復(fù)雜工藝，因而可降低蝕刻成本。

聚酰亞胺成膜裝置方面，TEL開發(fā)出了“TELINDY PLUS VDP”。TSV形成存在的課題之一是，很難在低溫下形成階梯覆蓋率較高的絕緣膜。TEL采用蒸鍍聚合技術(shù)解決了這一課題，在深寬比為10:1的通孔側(cè)壁上，以200℃的低溫形成了階梯覆蓋率達(dá)到100％的聚酰亞胺絕緣膜。據(jù)TEL介紹，采用該技術(shù)形成的絕緣膜，其應(yīng)力減小至原來的十分之一。因此，在晶圓上形成薄膜時(shí)，還能減輕晶圓因應(yīng)力影響而翹曲的問題。

晶圓鍵合關(guān)聯(lián)裝置方面，此次投產(chǎn)了“Synapse”系列的3款產(chǎn)品。以三維方式層疊形成了TSV的元器件時(shí)，晶圓之間需要粘合或剝離。TEL為該工序分別開發(fā)出了可臨時(shí)粘合晶圓的裝置“Synapse V”、將臨時(shí)粘合的晶圓剝離的裝置“Synapse Z”，以及最終粘合晶圓（為防止其脫落而完全粘合）的裝置“Synapse S”。據(jù)TEL介紹，為了之后易于剝離，臨時(shí)粘合時(shí)需使用專用材料，但在最后粘合時(shí)無需使用。另外，此次的裝置還曾在背面照射（BSI）型CMOS圖像傳感器的晶圓粘合上使用過。（記者：長廣 恭明，Tech-On!）