三維晶片(3D IC)的封裝流程增添許多步驟，使制程成本加劇，為此，半導體制程設備供應商Alchimer除主打可省卻化學性機械研磨法(CMP)及黃光微影步驟，進而降低晶片與機板間導線制造成本的濕式制程外；亦針對3D IC的關鍵矽穿孔(TSV)技術，開發(fā)出高覆蓋能力的薄膜沉積(Thin Film Deposition)阻障層(Barrier)技術，大張旗鼓卡位即將成形的3D IC市場。

Alchimer執(zhí)行長Steve Lerner表示，Alchimer擁有獨特的半導體制程技術優(yōu)勢，未來亦可望與全球制程設備、材料大廠合并，持續(xù)發(fā)揮優(yōu)異制程的影響力。
Alchimer執(zhí)行長Steve Lerner表示，為實現(xiàn)3D IC架構須將晶圓磨得更薄，還要在晶圓上執(zhí)行矽穿孔，以進行晶片間的導線互連。因此，晶片制程大翻新后，除帶來全新技術挑戰(zhàn)，設備與制程成本亦將攀升，而Alchimer的AquiVantage濕式制程技術，可優(yōu)化矽穿孔制程后鉆孔(Via Last)方案在中介層(Interposer)、重布線層(RDL)上的導線薄膜層，提升晶圓背面導線的品質(zhì)；同時也簡化整體流程，省下成本最高昂的兩道黃光微影制程，對于3D IC封裝流程帶來結(jié)構上的革新，進一步降低中介層高達50%的制造成本。

半導體濕式制程不僅可產(chǎn)出高品質(zhì)薄膜，還可容許使用更厚的晶圓，而無需昂貴的晶圓載具(Wafer Carriers)，對于化學溶液蝕刻所形成的扇形側(cè)壁表面(Scalloped Via)也能提供高度均勻覆蓋的薄膜，全面強化客戶的成本優(yōu)勢。Lerner強調(diào)，AquiVantage系專為Via Last封裝制程打造，將為晶圓代工廠、封測廠(OSAT)與整合元件制造商(IDM)跨進3D IC領域帶來低成本及制程精簡的效益。

另一方面，Alchimer也透過改進薄膜沉積技術，讓矽穿孔生產(chǎn)更具成本效益。阻障層系矽穿孔薄膜堆疊中最底層的元素之一，而Alchimer的AquiVia阻障層制程可對復雜的矽晶圓平面提供100%階梯覆蓋率，甚至是高深寬比的扇形側(cè)壁表面，進一步突破阻障層在晶種層和填充沉積過程中，一系列與覆蓋相關的性能和可靠性問題，使后續(xù)沉積時間大幅縮短，成本亦能下探。

Lerner不諱言，傳統(tǒng)真空沉積制程一直無法導入高品質(zhì)的阻障層，尤其是較深、直徑較小、深寬比為10：1及以上的填孔，而目前業(yè)界正亟須從這些桎梏中突圍，以全面實現(xiàn)3D IC整合的經(jīng)濟優(yōu)勢。有鑒于此，AquiVia和AquiVantage濕式制程集晶圓保形性、階梯覆蓋率和純度于一體，為物理氣相沈積(PVD)、化學氣相沈積(CVD)或其他干式制程所不能比擬，比照標準的干式制程可降低約40～50%的成本，將是未來3D IC的關鍵推手。

針對半導體濕式與干式制程的比較，Lerner進一步分析，濕式制程可省卻傳統(tǒng)干式制程的CMP、PVD及CVD等步驟。另對于晶片背面薄膜制程亦可選用絕緣層薄膜，而無需傳統(tǒng)黃光微影曝光、顯影、蝕刻與清凈的繁瑣流程，可為制程成本與營運利潤嚴密把關。此外，濕式制程除簡化整個晶圓產(chǎn)出流程外，更可摒除干式制程所用設備支出及相關操作成本如真空無塵室空間、電力等，具備顯著經(jīng)濟效益，不僅是切入3D IC封裝領域的絕佳考量，也是實現(xiàn)半導體綠色制程的關鍵拼圖。

Lerner認為，3D IC可催生更輕薄且兼具高效能的產(chǎn)品，已成為下一代行動裝置矚目焦點；況且，在20、14奈米先進制程進展不明的情況下，3D IC亦是往下延續(xù)摩爾定律(Moore’s Law)的關鍵一著，故全球半導體業(yè)者一窩蜂投入后，市場前景隨之看俏。不過，考量到每片12寸晶圓加入矽穿孔制程后僅能增加100美元的成本，才能趨近符合終端產(chǎn)品采用的目標值，但現(xiàn)在3D IC供應鏈尚未完備，導致產(chǎn)出價格高于市場預期數(shù)倍。因此，預估未來兩年間供應鏈慢慢成形后，相對傳統(tǒng)干式制程而言，大幅簡化流程的濕式制程將更容易達標。