格羅方德半導體(GLOBALFOUNDRIES )宣布了該公司 20奈米制程的一項重大的進展，該公司利用電子設(shè)計自動化(EDA)領(lǐng)導廠商如 Cadence Design Systems、Magma Design Automation、 Mentor Graphics、與Synopsys)的流程，已成功產(chǎn)出測試晶片。格羅方德半導體表示已準備就緒讓顧客評估該公司的20奈米設(shè)計。
上述這四家EDA廠商都展示了他們的配置與布線(place-and-route )工具與技術(shù)檔案，能夠支援 20奈米制程相關(guān)的進階規(guī)則(advanced rules)。他們的流程包括了雙重圖形(double patterning)技術(shù)的元件庫(library)預(yù)備步驟；這是一種復(fù)雜的平板印刷技術(shù)，對于20奈米以及更先進制程的設(shè)計業(yè)者形成了新的挑戰(zhàn)。

這種 20奈米測試晶片需要雙重圖形，且經(jīng)由各個EDA夥伴的實施而貢獻出了一個大型的配置與布線設(shè)計。每項設(shè)計在制成晶片之前，都經(jīng)過格羅方德半導體徹底的效力驗證，并以20奈米認可驗證臺(sign-off verification decks)進行檢查。因同EDA廠商進行早期且廣泛的20奈米合作，所有的設(shè)計都迅速的結(jié)束，而已成功的進入晶片制作階段。

格羅方德半導體除了展現(xiàn)對于20奈米配置與布線流程中所有關(guān)鍵步驟的全面支援，包括

雙重曝影的元件庫預(yù)備、配置(placement)、時脈樹合成(clock tree synthesis)、保持固定(hold fixing)、布線、與布線后最佳化(post route optimization)之外，并與上述的各家EDA廠商合作而納入技術(shù)與對應(yīng)檔案 (mapping files) 所需的設(shè)定與支援。

該流程也將展現(xiàn)對于擷取(extraction)、靜態(tài)時序分析( static timing analysis)、與實體驗證(physical verification)的晶圓廠支援。對于欲評估20奈米技術(shù)的顧客，格羅方德半導體將提供設(shè)計、元件庫、與完整的廠商流程稿。