“巧婦難為無米之炊”,半導(dǎo)體設(shè)備落后延宕14nm工藝
[導(dǎo)讀]臺積電研發(fā)高管在Semicon臺灣國際半導(dǎo)體展的一次演講中表示,留給臺積電決定如何在2015年投產(chǎn)14nm芯片的時間越來越短,而資本設(shè)備廠商卻沒能跟上進(jìn)度。
臺積電認(rèn)為公司需要轉(zhuǎn)向下一代光刻技術(shù)和450mm晶圓才能讓14
臺積電研發(fā)高管在Semicon臺灣國際半導(dǎo)體展的一次演講中表示,留給臺積電決定如何在2015年投產(chǎn)14nm芯片的時間越來越短,而資本設(shè)備廠商卻沒能跟上進(jìn)度。
臺積電認(rèn)為公司需要轉(zhuǎn)向下一代光刻技術(shù)和450mm晶圓才能讓14nm芯片成本變得經(jīng)濟(jì),但資本設(shè)備廠商在這兩塊的進(jìn)度可能都跟不上?!拔覀兠刻於荚絹碓綋?dān)心”臺積電研發(fā)高級副總裁蔣尚義(Shang-Yi Chiang)說道。
晶圓廠需要每小時輸出100片以上的晶圓。但到目前EUV(Extreme Ultraviolet)光刻每小時最多只能生產(chǎn)五片晶圓。而兩種采用多電子光束直寫(multiple e-beam direct write)的方法每小時還不到一片。
類似的,臺積電“幾個月前就希望生產(chǎn)450mm晶圓,但一些資本設(shè)備廠商認(rèn)為這樣太激進(jìn),現(xiàn)在我們不知道具體日程會是什么樣子”。演講結(jié)束后蔣尚義對電子工程專輯說,“我們得像130nm那代產(chǎn)品一樣,當(dāng)時有些用200mm晶圓生產(chǎn)、有些用300mm晶圓?!?br>
臺積電目前計(jì)劃在新竹的Fab 12晶圓廠建立一條450mm晶圓試產(chǎn)線,隨后在臺中建立一條量產(chǎn)生產(chǎn)線。更大的晶圓不但需要跟上摩爾定律,也需要將晶圓成本降低最多30%。
450mm晶圓可以減少晶圓廠所用晶圓數(shù)量,大幅降低土地和人員成本。通過450mm晶圓滿足等同于3200萬片8英寸晶圓的需求,臺積電需要聘請20000名工程師運(yùn)作22家晶圓廠。蔣尚義估計(jì)如果使用今天的300mm晶圓完成相同的產(chǎn)量就需要29座晶圓廠和27000名工程師。
他說:“450mm晶圓不存在技術(shù)問題,但面臨著經(jīng)濟(jì)問題,而后者在今天比前者更加重要?!?br>
光刻方面,現(xiàn)在的193nm浸潤式(immersion)系統(tǒng)可以同時滿足臺積電目前的28nm節(jié)點(diǎn)和未來的20nm節(jié)點(diǎn)。但到了20nm,晶圓廠需要進(jìn)行雙重曝光(double patterning),讓晶圓在某些曝光流程上走兩次以畫出更好的線。
到14nm以后,浸潤式系統(tǒng)所需要的雙重曝光次數(shù)會讓成本對于很多客戶來說變得過高。因此臺積電兩周前就開始測試ASML的一臺3100系列EUV原型機(jī)。此外臺積電還在測試來自Mapper Lithography BV的電子光束系統(tǒng),明年還會安裝一臺KLA Tencor的設(shè)備。
蔣尚義警告說:“如果我們沒法讓EUV或電子光束設(shè)備達(dá)到100晶圓每小時的輸出量,出于成本因素的考慮,將只有很少的客戶會愿意采用更高級的節(jié)點(diǎn)?!?br>
臺積電希望在2015年投產(chǎn)14nm制程,因此“我們必須在明年早些時候做出(關(guān)于光刻的)決定,”蔣尚義說道,“如果我們決定采用193nm浸潤,未來很難切換到EUV,設(shè)計(jì)原則也取決于光刻技術(shù)的選擇,時間越來越少。”
臺積電:450mm晶圓能夠降低工程人員與土地投入
新晶體管需要14nm
蔣尚義表示浸潤光刻到14nm將會過于昂貴,超過半數(shù)資本設(shè)備節(jié)點(diǎn)成本指南。盡管EUV和電子光束設(shè)備耗資巨大,可能會高達(dá)1.2億美元,但它們還是比雙重曝光下采用浸潤系統(tǒng)更便宜。
蔣尚義說電子光束和EUV系統(tǒng)開支基本相當(dāng)。但目前測試中的電子光束系統(tǒng)不需要掩膜,因此使用成本將比EUV略低。
臺積電:浸潤的光刻成本在14nm將會飛漲
布魯塞爾IMEC研究咨詢公司首席執(zhí)行官Luc Van den hove表示EUV擁有“最為廣闊的支持,是最有可能勝出的選擇”。他在另一個場合下提到“但今明兩年我們得測試這種技術(shù)的生產(chǎn)是否值得?!?br>
IMEC已經(jīng)運(yùn)行一臺預(yù)生產(chǎn)型ASML 3100系統(tǒng)生產(chǎn)晶圓達(dá)三個月,Van den hove說:“這期間輸出速度有所改善,但進(jìn)度還是太慢,未來必須加速?!?br>
EUV光源的功率還是太低,盡管已經(jīng)有兩種途徑創(chuàng)造光源?!斑M(jìn)度不夠理想,這是目前優(yōu)先級最高的問題”,曾經(jīng)負(fù)責(zé)過IMEC光刻項(xiàng)目的Van den hove說道。
就好像資本設(shè)備問題還不夠似的,臺積電預(yù)計(jì)需要在14nm改用新的晶體管設(shè)計(jì),比如FinFET。英特爾宣布從20nm開始采用這種3D晶體管設(shè)計(jì)。
臺積電和GlobalFoundries相信平面晶體管可以一直用到20nm。但兩家公司也都預(yù)期會在14nm轉(zhuǎn)向FinFET這樣的3D晶體管或FDSOI。
Van den hove評論說FinFET“最有可能被選中。此外我們相信必須再來一次技術(shù)突破才能使用超高移動性材料,例如鍺p-channel或10nm節(jié)點(diǎn)n-channel所用的三五族(III-IV)材料?!?br>
蔣尚義說好消息是出人意料的創(chuàng)新在過去幾代成功推動業(yè)界翻越障礙,打破十次摩爾定律將終結(jié)的預(yù)測。他根據(jù)可行性演示預(yù)測目前已定義的技術(shù)將能把CMOS帶向7nm。
臺積電認(rèn)為公司需要轉(zhuǎn)向下一代光刻技術(shù)和450mm晶圓才能讓14nm芯片成本變得經(jīng)濟(jì),但資本設(shè)備廠商在這兩塊的進(jìn)度可能都跟不上?!拔覀兠刻於荚絹碓綋?dān)心”臺積電研發(fā)高級副總裁蔣尚義(Shang-Yi Chiang)說道。
晶圓廠需要每小時輸出100片以上的晶圓。但到目前EUV(Extreme Ultraviolet)光刻每小時最多只能生產(chǎn)五片晶圓。而兩種采用多電子光束直寫(multiple e-beam direct write)的方法每小時還不到一片。
類似的,臺積電“幾個月前就希望生產(chǎn)450mm晶圓,但一些資本設(shè)備廠商認(rèn)為這樣太激進(jìn),現(xiàn)在我們不知道具體日程會是什么樣子”。演講結(jié)束后蔣尚義對電子工程專輯說,“我們得像130nm那代產(chǎn)品一樣,當(dāng)時有些用200mm晶圓生產(chǎn)、有些用300mm晶圓?!?br>
臺積電目前計(jì)劃在新竹的Fab 12晶圓廠建立一條450mm晶圓試產(chǎn)線,隨后在臺中建立一條量產(chǎn)生產(chǎn)線。更大的晶圓不但需要跟上摩爾定律,也需要將晶圓成本降低最多30%。
450mm晶圓可以減少晶圓廠所用晶圓數(shù)量,大幅降低土地和人員成本。通過450mm晶圓滿足等同于3200萬片8英寸晶圓的需求,臺積電需要聘請20000名工程師運(yùn)作22家晶圓廠。蔣尚義估計(jì)如果使用今天的300mm晶圓完成相同的產(chǎn)量就需要29座晶圓廠和27000名工程師。
他說:“450mm晶圓不存在技術(shù)問題,但面臨著經(jīng)濟(jì)問題,而后者在今天比前者更加重要?!?br>
光刻方面,現(xiàn)在的193nm浸潤式(immersion)系統(tǒng)可以同時滿足臺積電目前的28nm節(jié)點(diǎn)和未來的20nm節(jié)點(diǎn)。但到了20nm,晶圓廠需要進(jìn)行雙重曝光(double patterning),讓晶圓在某些曝光流程上走兩次以畫出更好的線。
到14nm以后,浸潤式系統(tǒng)所需要的雙重曝光次數(shù)會讓成本對于很多客戶來說變得過高。因此臺積電兩周前就開始測試ASML的一臺3100系列EUV原型機(jī)。此外臺積電還在測試來自Mapper Lithography BV的電子光束系統(tǒng),明年還會安裝一臺KLA Tencor的設(shè)備。
蔣尚義警告說:“如果我們沒法讓EUV或電子光束設(shè)備達(dá)到100晶圓每小時的輸出量,出于成本因素的考慮,將只有很少的客戶會愿意采用更高級的節(jié)點(diǎn)?!?br>
臺積電希望在2015年投產(chǎn)14nm制程,因此“我們必須在明年早些時候做出(關(guān)于光刻的)決定,”蔣尚義說道,“如果我們決定采用193nm浸潤,未來很難切換到EUV,設(shè)計(jì)原則也取決于光刻技術(shù)的選擇,時間越來越少。”
臺積電:450mm晶圓能夠降低工程人員與土地投入
新晶體管需要14nm
蔣尚義表示浸潤光刻到14nm將會過于昂貴,超過半數(shù)資本設(shè)備節(jié)點(diǎn)成本指南。盡管EUV和電子光束設(shè)備耗資巨大,可能會高達(dá)1.2億美元,但它們還是比雙重曝光下采用浸潤系統(tǒng)更便宜。
蔣尚義說電子光束和EUV系統(tǒng)開支基本相當(dāng)。但目前測試中的電子光束系統(tǒng)不需要掩膜,因此使用成本將比EUV略低。
臺積電:浸潤的光刻成本在14nm將會飛漲
布魯塞爾IMEC研究咨詢公司首席執(zhí)行官Luc Van den hove表示EUV擁有“最為廣闊的支持,是最有可能勝出的選擇”。他在另一個場合下提到“但今明兩年我們得測試這種技術(shù)的生產(chǎn)是否值得?!?br>
IMEC已經(jīng)運(yùn)行一臺預(yù)生產(chǎn)型ASML 3100系統(tǒng)生產(chǎn)晶圓達(dá)三個月,Van den hove說:“這期間輸出速度有所改善,但進(jìn)度還是太慢,未來必須加速?!?br>
EUV光源的功率還是太低,盡管已經(jīng)有兩種途徑創(chuàng)造光源?!斑M(jìn)度不夠理想,這是目前優(yōu)先級最高的問題”,曾經(jīng)負(fù)責(zé)過IMEC光刻項(xiàng)目的Van den hove說道。
就好像資本設(shè)備問題還不夠似的,臺積電預(yù)計(jì)需要在14nm改用新的晶體管設(shè)計(jì),比如FinFET。英特爾宣布從20nm開始采用這種3D晶體管設(shè)計(jì)。
臺積電和GlobalFoundries相信平面晶體管可以一直用到20nm。但兩家公司也都預(yù)期會在14nm轉(zhuǎn)向FinFET這樣的3D晶體管或FDSOI。
Van den hove評論說FinFET“最有可能被選中。此外我們相信必須再來一次技術(shù)突破才能使用超高移動性材料,例如鍺p-channel或10nm節(jié)點(diǎn)n-channel所用的三五族(III-IV)材料?!?br>
蔣尚義說好消息是出人意料的創(chuàng)新在過去幾代成功推動業(yè)界翻越障礙,打破十次摩爾定律將終結(jié)的預(yù)測。他根據(jù)可行性演示預(yù)測目前已定義的技術(shù)將能把CMOS帶向7nm。





