【大紀(jì)元2011年07月18日訊】（大紀(jì)元記者王明編譯報(bào)導(dǎo)）隨著半導(dǎo)體生產(chǎn)技術(shù)日益精密，電子產(chǎn)品的體積越縮越小，未來(lái)將達(dá)到現(xiàn)在技術(shù)無(wú)法達(dá)到的地步。全球晶片制造設(shè)備主要供應(yīng)商應(yīng)用材料公司（Applied Materials），最近聲稱開(kāi)發(fā)了一套生產(chǎn)系統(tǒng)，能在真空中生產(chǎn)邏輯電路中的電晶體的最上層結(jié)構(gòu)，對(duì)最尖端的微處理器與繪圖晶片而言，可達(dá)到電晶體速度最大化以及耗電量最小化的效能。這項(xiàng)22奈米的制程突破，將于今年下半年正式導(dǎo)入量產(chǎn)。
據(jù)麻省理工學(xué)院的《科技創(chuàng)業(yè)》網(wǎng)站（technologyreview.com）報(bào)導(dǎo)，電晶體是由多層的結(jié)構(gòu)所形成，底層是活性矽材料，上方覆蓋著介面連接層，然后最上面的一層才是稱為介電質(zhì)（dielectric）的薄膜，它使得電晶體具備如“閘門(mén)”般切換電路開(kāi)通和關(guān)閉的功能。
為了使電子產(chǎn)品運(yùn)算的速度更快，且更節(jié)能，晶片制造商的微縮技術(shù)日益提升，同時(shí)，電晶體的體積也達(dá)到前所未見(jiàn)的微小尺寸。因此，原子大小的制造精確度便成為備受關(guān)注的首要技術(shù)。
第一片含有22奈米電晶體大小的晶片將于今年正式投入生產(chǎn)的行列。由于生產(chǎn)的電晶體尺寸必須控制在奈米的大小，即使是相當(dāng)細(xì)微的尺寸誤差，便可能導(dǎo)致高價(jià)位的晶片成為不良品，僅能應(yīng)用至精確度需求較低的電子商品。
應(yīng)用材料公司銷售的半導(dǎo)體設(shè)備，可在矽晶圓的上端堆放電晶體中的各層結(jié)構(gòu)，這些結(jié)構(gòu)被稱為“閘極堆疊”（gate stack）?，F(xiàn)在最新的晶片技術(shù)，是從32奈米推進(jìn)至下一代22奈米制程，所以，閘極堆疊需要更高的生產(chǎn)技術(shù)。介面連接層和介電質(zhì)薄膜將更為細(xì)薄，即使因材料碰觸所導(dǎo)致的極小瑕疵，與之前較厚層所構(gòu)成的體型較大的電晶體相比，更具有瑕疵被放大的效果。
該項(xiàng)制程是采用原子層沉積技術(shù)（Atomic-Layer Deposition，ALD），每次能堆疊由原子構(gòu)成的一層介電質(zhì)薄膜。據(jù)了解，這種制程成本較高，但已成為半導(dǎo)體不可或缺的一部分。由于電晶體是電路開(kāi)關(guān)的閘門(mén)功能正確運(yùn)作的關(guān)鍵，在制程中，必須確保將需要的原子，準(zhǔn)確堆疊在想要的位置上。
導(dǎo)致ALD制程變異的其中一項(xiàng)因素，是晶片和空氣接觸。該公司的新設(shè)備，將堆疊電路開(kāi)關(guān)閘門(mén)的整個(gè)制程，于真空的環(huán)境進(jìn)行，一次也僅能生產(chǎn)一片晶圓。此外，完全真空的生產(chǎn)環(huán)境，也能增進(jìn)電子穿越電晶體的速度，提高5%到10%，可以節(jié)省動(dòng)力，或者加快制程的速度。
一般而言，生產(chǎn)一顆電晶體，其能源的消耗量具有顯著的差異，而在真空環(huán)境下所生產(chǎn)的電晶體，能將顯著差異的范圍，縮減20%到40%。