臺(tái)積電先推TSV 3D芯片可擊敗英特爾FinFET？
[導(dǎo)讀]根據(jù)臺(tái)灣對(duì)外貿(mào)易發(fā)展協(xié)會(huì)(TAITRA)日前所發(fā)布的一份報(bào)告，芯片代工巨擘臺(tái)積電(TSMC)公司可望在2011年底前推出首款具3D互連的半導(dǎo)體產(chǎn)品，因而可能和已經(jīng)宣布即將推出首款3D芯片的英特爾形成潛在的競爭關(guān)系。
TAIT
根據(jù)臺(tái)灣對(duì)外貿(mào)易發(fā)展協(xié)會(huì)(TAITRA)日前所發(fā)布的一份報(bào)告，芯片代工巨擘臺(tái)積電(TSMC)公司可望在2011年底前推出首款具3D互連的半導(dǎo)體產(chǎn)品，因而可能和已經(jīng)宣布即將推出首款3D芯片的英特爾形成潛在的競爭關(guān)系。
TAITRA發(fā)表的這份報(bào)告中引用一項(xiàng)匿名的消息來源指出，臺(tái)積電預(yù)計(jì)推出3D芯片的時(shí)間點(diǎn)剛好與全球最大芯片制造商──英特爾的3D產(chǎn)品時(shí)間表不謀而合。英特爾公司在今年五月時(shí)曾大張旗鼓地宣布將在今年年底前開始大量生產(chǎn)采用三柵極晶體管的3D芯片(參閱電子工程專輯報(bào)道：圖解英特爾提前量產(chǎn)3D晶體管，進(jìn)入22nm時(shí)代)。
雖然TAITRA的報(bào)告可能使臺(tái)積電與英特爾處于競相推出首款3D芯片的競爭地位，但事實(shí)上這兩種3D技術(shù)是相當(dāng)不同的。臺(tái)積電和其他廠商為此3D互連芯片開發(fā)相關(guān)技術(shù)已經(jīng)有很長一段時(shí)間了。他們采用一種“硅過孔”(TSV)技術(shù)，在相同的封裝中直接穿過封裝芯片垂直連接不同的晶片層。而英特爾的三閘技術(shù)事實(shí)上是一種3D晶體管，即所謂的“鰭場效應(yīng)晶體管”(FinFET)──以其硅晶通道就像是從半導(dǎo)體基板突出的一種鰭狀設(shè)計(jì)。
根據(jù)TAITRA的分析報(bào)告，臺(tái)積電的這種3D技術(shù)可為單一芯片增加1,000倍的晶體管密度，預(yù)計(jì)能讓3D設(shè)備耗用更少50%的能源。此外，根據(jù)這份報(bào)告，這種新3D技術(shù)還能夠解決一些以往傳統(tǒng)“平面”晶體管所帶來的難題──電子只能進(jìn)行2D的遷移或移動(dòng)。
基于硅過孔技術(shù)的3D芯片堆疊結(jié)構(gòu)
這份報(bào)告中也引述了臺(tái)積電資深研發(fā)副總裁蔣尚義的話：臺(tái)積電一直與芯片封裝廠、自動(dòng)化軟件設(shè)計(jì)供應(yīng)商們密切合作，以實(shí)現(xiàn)商用化的3D芯片技術(shù)。
基于硅過孔技術(shù)的3D IC
基于硅過孔(TSV，Through Silicon Via)技術(shù)的3D IC是一種系統(tǒng)級(jí)架構(gòu)的新方法，內(nèi)部含有多個(gè)平面器件層的疊層，并經(jīng)由穿透硅通孔在垂直方向?qū)崿F(xiàn)相互連接。采用這種方式可以大幅縮小芯片尺寸，提高芯片的晶體管密度，改善層間電氣互聯(lián)性能，提升芯片運(yùn)行速度，降低芯片的功耗。在設(shè)計(jì)階段導(dǎo)入3D IC的概念，可以將一個(gè)完整、復(fù)雜的芯片，拆分成若干子功效芯片，在不同層實(shí)現(xiàn)，既增強(qiáng)了芯片功能，又避免了相關(guān)的成本、設(shè)計(jì)復(fù)雜度增加等問題。
TSV微導(dǎo)孔的結(jié)構(gòu)圖
盡管最近幾年以TSV穿硅互聯(lián)為代表的3D芯片技術(shù)在各媒體上的出鏡率極高，但許多人都懷疑這種技術(shù)到底有沒有可能付諸實(shí)用，而且這項(xiàng)技術(shù)的實(shí)際發(fā)展速度也相對(duì)緩慢，目前很大程度上仍停留在“紙上談兵”的階段。不過，許多芯片制造商仍在竭力推進(jìn)基于TSV的3D芯片技術(shù)的發(fā)展并為其投入研發(fā)資金，這些廠商包括IBM,Intel，三星，東芝等等，3D芯片技術(shù)的優(yōu)勢在于可以在不需要改變現(xiàn)有產(chǎn)品制程的基礎(chǔ)上增加產(chǎn)品的集成度，從而提高單位芯片面積內(nèi)的晶體管數(shù)量。
三柵極3D晶體管技術(shù)(FinFET)
傳統(tǒng)“平面的”2-D平面柵極被超級(jí)纖薄的、從硅基體垂直豎起的3-D硅鰭狀物所代替。電流控制是通過在鰭狀物三面的每一面安裝一個(gè)柵極而實(shí)現(xiàn)的(兩側(cè)和頂部各有一個(gè)柵極)，而不是像2-D平面晶體管那樣，只在頂部有一個(gè)柵極。更多控制可以使晶體管在“開”的狀態(tài)下讓盡可能多的電流通過(高性能)，而在“關(guān)”的狀態(tài)下盡可能讓電流接近零(即減少漏電，低能耗)，同時(shí)還能在兩種狀態(tài)之間迅速切換，進(jìn)一步實(shí)現(xiàn)更高性能。
就像摩天大樓通過向天空發(fā)展而使得城市規(guī)劃者優(yōu)化可用空間一樣，英特爾的3-D三柵極晶體管結(jié)構(gòu)提供了一種管理晶體管密度的方式。由于這些鰭狀物本身是垂直的，晶體管也能更
TAITRA發(fā)表的這份報(bào)告中引用一項(xiàng)匿名的消息來源指出，臺(tái)積電預(yù)計(jì)推出3D芯片的時(shí)間點(diǎn)剛好與全球最大芯片制造商──英特爾的3D產(chǎn)品時(shí)間表不謀而合。英特爾公司在今年五月時(shí)曾大張旗鼓地宣布將在今年年底前開始大量生產(chǎn)采用三柵極晶體管的3D芯片(參閱電子工程專輯報(bào)道：圖解英特爾提前量產(chǎn)3D晶體管，進(jìn)入22nm時(shí)代)。
雖然TAITRA的報(bào)告可能使臺(tái)積電與英特爾處于競相推出首款3D芯片的競爭地位，但事實(shí)上這兩種3D技術(shù)是相當(dāng)不同的。臺(tái)積電和其他廠商為此3D互連芯片開發(fā)相關(guān)技術(shù)已經(jīng)有很長一段時(shí)間了。他們采用一種“硅過孔”(TSV)技術(shù)，在相同的封裝中直接穿過封裝芯片垂直連接不同的晶片層。而英特爾的三閘技術(shù)事實(shí)上是一種3D晶體管，即所謂的“鰭場效應(yīng)晶體管”(FinFET)──以其硅晶通道就像是從半導(dǎo)體基板突出的一種鰭狀設(shè)計(jì)。
根據(jù)TAITRA的分析報(bào)告，臺(tái)積電的這種3D技術(shù)可為單一芯片增加1,000倍的晶體管密度，預(yù)計(jì)能讓3D設(shè)備耗用更少50%的能源。此外，根據(jù)這份報(bào)告，這種新3D技術(shù)還能夠解決一些以往傳統(tǒng)“平面”晶體管所帶來的難題──電子只能進(jìn)行2D的遷移或移動(dòng)。
基于硅過孔技術(shù)的3D芯片堆疊結(jié)構(gòu)
這份報(bào)告中也引述了臺(tái)積電資深研發(fā)副總裁蔣尚義的話：臺(tái)積電一直與芯片封裝廠、自動(dòng)化軟件設(shè)計(jì)供應(yīng)商們密切合作，以實(shí)現(xiàn)商用化的3D芯片技術(shù)。
基于硅過孔技術(shù)的3D IC
基于硅過孔(TSV，Through Silicon Via)技術(shù)的3D IC是一種系統(tǒng)級(jí)架構(gòu)的新方法，內(nèi)部含有多個(gè)平面器件層的疊層，并經(jīng)由穿透硅通孔在垂直方向?qū)崿F(xiàn)相互連接。采用這種方式可以大幅縮小芯片尺寸，提高芯片的晶體管密度，改善層間電氣互聯(lián)性能，提升芯片運(yùn)行速度，降低芯片的功耗。在設(shè)計(jì)階段導(dǎo)入3D IC的概念，可以將一個(gè)完整、復(fù)雜的芯片，拆分成若干子功效芯片，在不同層實(shí)現(xiàn)，既增強(qiáng)了芯片功能，又避免了相關(guān)的成本、設(shè)計(jì)復(fù)雜度增加等問題。
TSV微導(dǎo)孔的結(jié)構(gòu)圖
盡管最近幾年以TSV穿硅互聯(lián)為代表的3D芯片技術(shù)在各媒體上的出鏡率極高，但許多人都懷疑這種技術(shù)到底有沒有可能付諸實(shí)用，而且這項(xiàng)技術(shù)的實(shí)際發(fā)展速度也相對(duì)緩慢，目前很大程度上仍停留在“紙上談兵”的階段。不過，許多芯片制造商仍在竭力推進(jìn)基于TSV的3D芯片技術(shù)的發(fā)展并為其投入研發(fā)資金，這些廠商包括IBM,Intel，三星，東芝等等，3D芯片技術(shù)的優(yōu)勢在于可以在不需要改變現(xiàn)有產(chǎn)品制程的基礎(chǔ)上增加產(chǎn)品的集成度，從而提高單位芯片面積內(nèi)的晶體管數(shù)量。
三柵極3D晶體管技術(shù)(FinFET)
傳統(tǒng)“平面的”2-D平面柵極被超級(jí)纖薄的、從硅基體垂直豎起的3-D硅鰭狀物所代替。電流控制是通過在鰭狀物三面的每一面安裝一個(gè)柵極而實(shí)現(xiàn)的(兩側(cè)和頂部各有一個(gè)柵極)，而不是像2-D平面晶體管那樣，只在頂部有一個(gè)柵極。更多控制可以使晶體管在“開”的狀態(tài)下讓盡可能多的電流通過(高性能)，而在“關(guān)”的狀態(tài)下盡可能讓電流接近零(即減少漏電，低能耗)，同時(shí)還能在兩種狀態(tài)之間迅速切換，進(jìn)一步實(shí)現(xiàn)更高性能。
就像摩天大樓通過向天空發(fā)展而使得城市規(guī)劃者優(yōu)化可用空間一樣，英特爾的3-D三柵極晶體管結(jié)構(gòu)提供了一種管理晶體管密度的方式。由于這些鰭狀物本身是垂直的，晶體管也能更
下載文檔
