晶圓代工大廠臺積電(TSMC)宣布，已順利在開放創(chuàng)新平臺(Open Innovation Platform)上，建構(gòu)完成28納米設(shè)計生態(tài)系統(tǒng)，同時客戶采用臺積電開放創(chuàng)新平臺所規(guī)劃的28納米新產(chǎn)品設(shè)計定案(tape out)數(shù)量，已經(jīng)達到89個。

臺積電將于美國加州圣地牙哥舉行的年度設(shè)計自動化會議(DAC)中，發(fā)表包括設(shè)計參考流程12.0版(Reference Flow 12.0)、模擬/混合訊號參考流程2.0版(Analog/Mixed Signal Reference Flow 2.0)等多項最新的客制化設(shè)計工具，強化既有的開放創(chuàng)新平臺設(shè)計生態(tài)系統(tǒng)。

已經(jīng)準(zhǔn)備就緒的臺積電28納米設(shè)計生態(tài)系統(tǒng)，可提供包括設(shè)計法則檢查(DRC)、布局與電路比較(LVS)及制程設(shè)計套件(PDK)的基礎(chǔ)輔助設(shè)計；在基礎(chǔ)硅專利方面有標(biāo)準(zhǔn)元件庫(standard cell libraries)及存儲器編譯器(memory compilers)；另外，此設(shè)計架構(gòu)亦提供USB、PCI與DDR/LPDDR等標(biāo)準(zhǔn)介面硅專利。

臺積電表示，該公司一直以來在28納米工藝節(jié)點與電子設(shè)計自動化(EDA)伙伴密切合作，共同追求設(shè)計工具的一致性，改善設(shè)計結(jié)果。目前EDA主要領(lǐng)導(dǎo)廠商Cadence、Synopsys與Mentor運用于28納米芯片上的可制造性設(shè)計統(tǒng)一架構(gòu)(United DFM)便是一個很好的例子。

臺積電參考流程12.0版新增加許多特色，包括可應(yīng)用于透過硅基板(silicon interposer)及硅穿孔(TSV)技術(shù)制造生產(chǎn)的2.5D維與3D積體電路(2.5D/3D IC)、提高28納米以模型為基礎(chǔ)模擬可制造性設(shè)計的速度；此參考流程亦可運用在先進電子系統(tǒng)階層設(shè)計(ESL)，整合臺積電的功率、效能及面積工藝技術(shù)。

另外，此參考流程版本將首次呈現(xiàn)臺積公司20納米穿透式雙重圖形設(shè)計(Transparent Double Patterning)解決方案，持續(xù)累積在創(chuàng)新開放平臺架構(gòu)下20納米的設(shè)計能力。另外，類比/混合訊號參考流程2.0版本提供先進的多伙伴模擬/混合訊號設(shè)計流程，協(xié)助處理復(fù)雜度與日俱增的28納米工藝效能與設(shè)計挑戰(zhàn)，并解決在高端可制造性設(shè)計(Superior DFM)與設(shè)計規(guī)范限制(RDR)間相容性及可靠性問題。
臺積電將于DAC大會上發(fā)表的的新技術(shù)與設(shè)計方案包括：

˙參考流程12.0版及20納米穿透式雙重圖形

隨著半導(dǎo)體工藝技術(shù)向前推進，金屬導(dǎo)線厚度愈來愈小，目前光刻曝光系統(tǒng)的曝影能力已無法因應(yīng)20納米工藝技術(shù)發(fā)展。然而，雙重圖形(double patterning)這項關(guān)鍵技術(shù)，使得現(xiàn)行光刻技術(shù)能夠克服成像解析度的極限，且毋需使用尚未驗證的極紫外光(EUV)光刻技術(shù)。

臺積電的穿透式雙重圖形解決方案讓系統(tǒng)及芯片設(shè)計廠商得以順利邁入20納米技術(shù)，且毋需調(diào)整目前的設(shè)計方法或參考流程。此項技術(shù)已提供給EDA合作伙伴進行相關(guān)產(chǎn)品及服務(wù)開發(fā)，并已經(jīng)通過驗證準(zhǔn)備上市。

˙2.5D硅基板

基本上2.5D芯片的設(shè)計是由硅基板將多層芯片整合起來，此硅基板可應(yīng)用于不同的技術(shù)。參考流程12.0版在平面規(guī)劃(floorplanning)、配置與繞線(Place&Route)、電阻壓降(IR-drop)及熱分析(thermal analysis)上具備新的設(shè)計能力，可同時應(yīng)用于多個工藝及2.5D芯片測試設(shè)計。

28納米功率、效能及DFM設(shè)計的強化

在精細幾何技術(shù)上，電線及通道電阻的時序降低日益明顯。參考流程12.0版推出強化繞線的方法：將通道數(shù)量減到最小、改變繞線布局、或?qū)㈦娋€加寬以減輕電線與溝道電阻的沖擊。漏電流增加是因為在28納米工藝上的臨界電壓(threshold voltage)與柵極氧化層(gate Oxide)厚度增加。

多模多角(multi-mode multi-corner)的漏電最佳化可提供不同的電壓選擇及柵極偏壓庫，讓設(shè)計者更有效的減少漏電。最后，為了盡量縮短28納米熱點檢查及修正的設(shè)計時間，DFM資料套件(DDK)加入一具新的“熱點過濾引擎”以提高model-based可制造性設(shè)計分析的速度。

˙模擬/混合訊號參考流程2.0版

當(dāng)設(shè)計廠商客制化28納米芯片時，模擬/混合訊號參考流程2.0版能幫助確保DFM與RDR之間的相容性。此參考流程提供正確的設(shè)計結(jié)構(gòu)及選擇設(shè)定以使用臺積公司的PDK與DFM。

此外，臺積電將累積所學(xué)的可靠性與生態(tài)系統(tǒng)伙伴合作，共同推出新穎的方法濾除可能的缺陷。臺積公司和21家開放創(chuàng)新平臺生態(tài)系統(tǒng)伙伴將聯(lián)手展示參考流程12.0版及模擬/混合訊號參考流程2.0版的特性與優(yōu)點。

˙射頻參考設(shè)計套件3.0版

臺積電將推出最新的射頻設(shè)計套件(RF RDK 3.0)給射頻設(shè)計廠商使用，該設(shè)計套件內(nèi)建先進的硅相關(guān)60GHz毫米波設(shè)計套件，也提供客戶創(chuàng)新的方法，透過電磁模擬使用自行選擇的電感器進行設(shè)計。