[導讀]半導體工業(yè)目前的普遍做法是使用的是波長接近200nm的光源來刻制30nm尺寸級別的芯片圖像。如果按照常規(guī)的光學理論，由于所謂衍射極限的存 在，200nm光源光刻技術的理論分辨率極限應在400nm左右。
然而，實際上人們
半導體工業(yè)目前的普遍做法是使用的是波長接近200nm的光源來刻制30nm尺寸級別的芯片圖像。如果按照常規(guī)的光學理論，由于所謂衍射極限的存 在，200nm光源光刻技術的理論分辨率極限應在400nm左右。
然而，實際上人們在上世紀90年代末期幾乎沒費什么周折就已經跨越了350nm分辨率，而且當時所使用的光源技術還是基于248nm波長的。如今，這個波長數值已經降低到了193nm。而業(yè)界也已經開始實施并逐步提升28nm制程產品的產量，同時開始籌劃22nm節(jié)點該采用什么樣的光刻技術。
以彼之道還施彼身：
但這并不意味著在現代光刻技術中，衍射效應已經變得不重要，實際上，衍射效應造成的影響還是很嚴重的。如果你想在晶圓上刻制晶體管或其連線的圖形，那么實際刻出來的圖像邊緣可能會由于衍射效應的存在而產生邊緣模糊或其它圖像缺陷。不過，盡管衍射效應的影響非常嚴重，有時候反過來我們也可以利用衍射效應來達到我們的目的。
OPC光學鄰近校正技術：
利用衍射效應的最典型例子恐怕就是常用的光學鄰近校正技術（Optical proximity correction：通常簡稱OPC），OPC中應用了一種被稱為圖像分割（Fracturing）的技術，這項技術將需要成像的圖形劃分成許多小塊，并且利用衍射光束之間的相互干涉效應，在掩模板上將需要成像的圖形的形狀進行一些改變，并在轉角等處添加或減少一些小塊圖形，這樣就可以利用衍射效應來消除最終在晶圓上成型的圖像轉角等邊緣處可能出現的圖像邊緣缺陷。從這種技術的本質，我們已經可以看出這種技術要實現需要進行大量的模擬計算。
為了克服衍射效應，有一些圖像還被從方形改變成圓形圖像，比如過去用于連接各層電路的接觸孔（Contact hole，注意并不是觸點Contact）的形狀基本都是方形設計，而現在接觸孔的形狀已經完全變成了圓形結構。
PSM相移掩膜技術：
除了OPC之外，另外一項利用衍射效應的分辨率增強技術(RET)是相移掩模技術（ phase shift mask：簡稱PSM）.在0.18微米時代，PSM技術開始大行其道，這種技術利用光波的相差來銳化最終在晶圓上成像的圖像邊緣。PSM技術存在許多流派，比如交替式相移掩膜技術（alternating phase-shift mask technique，有時被簡稱為APSM或Alt-PSM）和弱化式相移掩膜技術（Attenuated phase-shift mask technique,有時候也用APSM的縮寫形式）技術等。Intel在65nm制程節(jié)點便采用了交替式相移掩模技術。
采用交替式相移掩模技術的Intel65nm SRAM圖片
從PSM技術的本質來看，PSM對掩模板制造和檢測方面的要求是比較高的。
OPC最終取代PSM成為主流：
盡管PSM曾在業(yè)內風靡一時，但是OPC技術最終取代了PSM，成為業(yè)內主流的RET技術。雖然OPC技術需要進行大量的模擬計算，但是相比PSM技術而言，應用OPC技術的掩模板更容易制造和檢測。比如Intel從45nm起，便不再使用APSM技術，而改為使用OPC+193nm干式光刻+雙重成像技術。
Intel 45nmSRAM圖片：放棄了APSM，改用OPC+193nm干式光刻+雙重成像技術
1D layoout的優(yōu)勢和仍需解決的問題：
由于現代光刻技術較多地依賴于衍射光束之間的干涉效應，因此刻制由一組完全由彼此平行的衍射光柵組成的圖像是最容易實現的。實際上，芯片業(yè)者已經在考慮如何在電路布局方案上做出改變，以盡量讓需要刻制的電路圖像都是直線形狀，并且彼此平行，間距相等，盡量避免出現線路彎折，轉角的情況（因為這種布局風格中圖像基本只沿一個坐標軸方向延伸，因此通常人們將這種布局風格稱為“一維布局”（1D Layout）；而傳統(tǒng)的電路布局風格則稱為2D Layout）.
1D Layout的典型設計
以Intel為例，他們在45nm節(jié)點甚至已經將連接晶體管電極和晶體管之間連線的觸點的形狀從正方形改成了長方形。相比傳統(tǒng)的正方形觸點，長方形圖像的刻制顯得更加容易。不過長方形觸點帶來的問題是柵極與觸點之間的寄生電容變大，因此Intel鼓勵設計者們想其它的辦法來彌補這個問題。
即便已經采用了1D Layout設計，衍射光柵圖像彼此之間的距離能達到多小，也即這些一維圖像的密度能達到多大仍然是需要解決的問題。當這些圖像彼此之間的距離越來越接近時，成像的質量也會急劇下降。
在0.18微米和90nm的時代，這種設計風格被證明是十分行之有效的。因為當時晶體管期間的柵極長度縮減的速度要比柵極距縮減的速度更快，柵長的縮減，能夠讓制造商增加晶體管的運行頻率，而同時由于柵極距縮減速度相對較慢，因此制造商們幾乎沒有在圖像的光刻成型方面遇到什么較大的障礙。
不過，后來進一步縮減柵極長度時，晶體管的漏電量問題開始變得不容忽視，因此制造商們被迫減緩了柵長縮減的速度。在柵長無法繼續(xù)縮減的條件下，要滿足摩爾定律的制程尺寸縮減速度，就只能從柵極距方面想辦法，也即如何縮小晶體管漏源極觸點之間的距離。
液浸式光刻與DP雙重成像技術：
解決這個新問題的方法之一是所謂的雙重成像技術（double patterning，簡稱DP）。雙重成像的思路是將圖像分兩批分別成像.不過，即使采用了DP技術，有些圖像形狀的成型仍然非常困難。比如電路中用于連接各層電路的過孔（Via）結構，由于其分布狀況通常沒有周期性，因此很難用DP技術來刻制。
更重要的是，DP技術實現的成本是很高的。顧名思義，這種技術需要進行兩次光刻過程。而在芯片制造業(yè)，為了提高芯片的產量，廠商們通常需要使用兩臺光刻機來實現DP光刻，而光刻機則通常是芯片廠中最為昂貴的生產設備，因此，DP技術的啟用，意味著僅是光刻機設備方面廠商就需要增加一大筆費用。[!--empirenews.page--]
另外一個解決問題的主要方法就是已經為人們所熟知的液浸式光刻技術。這方面想必各位同樣已經如雙重成像技術一樣已經有所了解，在此就不再重復了。液浸式光刻之后，不少廠商現在已經開始考慮是否要轉向EUV光刻技術，當然EUV光刻技術目前還有許多問題需要解決，比如光源功率等，看起來還不夠成熟。
盡管液浸式光刻+DP技術目前正大行其道，但是不少芯片制造商和光刻軟件設計廠商認為，OPC技術仍然有繼續(xù)發(fā)展的余地。不過，新的OPC技術已經不是過去那種單純著眼于調整掩模板圖像形狀的思路，而是對包括光源，圖像投射，光阻膠成像等在內的整個光刻過程中的各方面因素進行綜合考慮，新的OPC技術不再僅僅局限于光掩模的設計，而且還要考慮光源優(yōu)化等因素。
傳統(tǒng)OPC技術的升華--計算型光刻技術：
這就是目前流行的所謂“計算型光刻技術”（computational lithography），盡管各家廠商在計算型光刻技術的實現方法上各有不同，但其基本概念和思路都是一致的。計算型光刻技術的關鍵技術是被稱為光源-掩模優(yōu)化的技術（source-mask optimisation），而光源-掩模優(yōu)化技術其實質就是綜合考慮了光源優(yōu)化和掩模板圖型優(yōu)化的OPC技術。
那么，這里所說的光源優(yōu)化又涉及哪些內容呢？實際上，多年以來，光刻機上一直都在使用與光源優(yōu)化有關的巧妙技術，其中最典型的例子就是所謂的離軸照明技術（又稱多光源技術Multiple source），離軸照明技術可以在衍射效應較為嚴重的情況下用于改善圖像的分辨率。不過目前離軸照明技術的光束形狀都是較為簡單的圓形或弧形形狀，比如四極離軸光照技術采用的就是環(huán)狀均布的四個弧形光束。
而計算型光刻技術在光源優(yōu)化和掩模板圖形優(yōu)化方面則更近了一步，可以使用更為復雜的像素型光源照明光束技術或掩模板圖形形狀，得到任意形狀的圖像。
計算型光刻技術并不向傳統(tǒng)的OPC技術那樣僅僅使用模型來推測要采用何種形狀的掩模板圖形，采用計算型光刻技術的設計軟件采用了類似于光線追蹤算法的思路，從最終需要成型的圖像進行反推計算，算出所需的最佳掩模板圖形和光源配置方案。由于綜合考慮了掩模板和光源兩個方面，因此這樣計算出來的結果中，掩模板部分的圖形可能與最終在晶圓上成像的圖像形狀相差甚遠，但是配合光源優(yōu)化技術，卻可以讓最終生成的圖像滿足需求。
不過，光源-掩模優(yōu)化技術也并非沒有缺點，由于電路中不同的圖像需要采用不同的優(yōu)化算法，比如觸點圖像的成像優(yōu)化算法就與金屬互連線的優(yōu)化算法有所不同，因此，要完全驗證優(yōu)化計算后的實際效果，就必須對優(yōu)化計算后的結果進行模擬，檢查最終的成像結果是否符合要求。
光源-掩模優(yōu)化技術的最主要優(yōu)勢之一是可以解決焦深（depth of field，簡稱DOF）的問題。所謂的焦深，指的是保持影像清晰銳利的前提下，焦點沿著鏡頭光軸所允許移動的距離 。由于目前的液浸式光刻系統(tǒng)數值孔徑NA值普遍較大，因此導致焦深值很小。而盡管晶圓片的尺寸精度控制已經非常嚴格，但仍有可能出現晶圓片部分區(qū)域超過焦深范圍的情況。
根據IBM和光刻設計軟件廠商Mentor Graphics在計算型光刻技術方面的聯(lián)合研究成果顯示，像素化光源設計可以有效增加光學系統(tǒng)的焦深，提升的幅度可達30%左右。
另外，制造一套掩模板的費用已經達到數百萬美元水平，這些成本費用的很大一部分都是來自掩模板的測試與維護方面。而傳統(tǒng)的OPC技術卻很難在問題發(fā)生時確定掩模板上有哪些圖像的形狀出現了疵漏，要解決這個問題，只有通過能追蹤到光源與掩模板綜合作用的高級設計軟件才行。
計算型光刻技術對設計準則的影響：
當然，計算型光刻技術的應用對芯片的設計準則會產生很大的影響。因為這種技術是專門針對某款掩模板上的某種圖像進行優(yōu)化--通常的優(yōu)化對象都是接觸孔，互連線以及過孔等結構的圖像，因此，需要芯片的設計者在設計芯片時對這些圖像采用特殊的設計準則。實際上，常規(guī)OPC技術的運用，已經導致了設計準則的限制程度有所提升，有些可能導致問題的線路圖像的形狀是被嚴格禁止使用的。
但是計算型光刻技術在對設計準則的影響方面又更近了一步，要求禁止在特定的掩模板上使用特定的圖像與圖像，或光源與圖像的組合。這樣，除了光源-掩模優(yōu)化方面需要進行大量運算之外，得出最佳化設計準則所需的計算量也大幅增加了。
被牽涉在內的因素甚至還包括了掩?？虒懹迷O備。多年以來，芯片制造商一直希望使用正方形形狀的圖像設計，而對電路設計軟件廠商而言，長方形的圖像則在進行電路布置計算和模擬計算時更易于計算；但是，對對掩模制造用設備電子束直寫機的廠商而言，圓形的掩模板圖像則是最容易制造的。
因此，掩模板制造用工具的廠商一直試圖勸說芯片制造商盡量使用圓形的圖像形狀，至少這種方案能夠減小芯片制造時間并降低制造成本。不過，假如芯片制造商方面驗證這種新方案所需花費的計算時間太長，那么他們會繼續(xù)使用傳統(tǒng)的成熟方案來制造產品。
計算型光刻--緩兵之計：
盡管22nm的腳步已經迫近，但是計算型光刻是否可以滿足22nm制程的要求則仍然存在很多未解的問題.特別是計算型光刻技術的采用，需要使用大量的資金來購買計算用的超級計算機設備。但是，考慮到計算型光刻技術的應用，可以為新的光刻技術如EUV等贏得更多的寶貴準備時間，從這點上看，廠商們在計算型光刻技術上進行投入還是非常有意義的。
CNBeta編譯
原文：newelectronics
然而，實際上人們在上世紀90年代末期幾乎沒費什么周折就已經跨越了350nm分辨率，而且當時所使用的光源技術還是基于248nm波長的。如今，這個波長數值已經降低到了193nm。而業(yè)界也已經開始實施并逐步提升28nm制程產品的產量，同時開始籌劃22nm節(jié)點該采用什么樣的光刻技術。
以彼之道還施彼身：
但這并不意味著在現代光刻技術中，衍射效應已經變得不重要，實際上，衍射效應造成的影響還是很嚴重的。如果你想在晶圓上刻制晶體管或其連線的圖形，那么實際刻出來的圖像邊緣可能會由于衍射效應的存在而產生邊緣模糊或其它圖像缺陷。不過，盡管衍射效應的影響非常嚴重，有時候反過來我們也可以利用衍射效應來達到我們的目的。
OPC光學鄰近校正技術：
利用衍射效應的最典型例子恐怕就是常用的光學鄰近校正技術（Optical proximity correction：通常簡稱OPC），OPC中應用了一種被稱為圖像分割（Fracturing）的技術，這項技術將需要成像的圖形劃分成許多小塊，并且利用衍射光束之間的相互干涉效應，在掩模板上將需要成像的圖形的形狀進行一些改變，并在轉角等處添加或減少一些小塊圖形，這樣就可以利用衍射效應來消除最終在晶圓上成型的圖像轉角等邊緣處可能出現的圖像邊緣缺陷。從這種技術的本質，我們已經可以看出這種技術要實現需要進行大量的模擬計算。
為了克服衍射效應，有一些圖像還被從方形改變成圓形圖像，比如過去用于連接各層電路的接觸孔（Contact hole，注意并不是觸點Contact）的形狀基本都是方形設計，而現在接觸孔的形狀已經完全變成了圓形結構。
PSM相移掩膜技術：
除了OPC之外，另外一項利用衍射效應的分辨率增強技術(RET)是相移掩模技術（ phase shift mask：簡稱PSM）.在0.18微米時代，PSM技術開始大行其道，這種技術利用光波的相差來銳化最終在晶圓上成像的圖像邊緣。PSM技術存在許多流派，比如交替式相移掩膜技術（alternating phase-shift mask technique，有時被簡稱為APSM或Alt-PSM）和弱化式相移掩膜技術（Attenuated phase-shift mask technique,有時候也用APSM的縮寫形式）技術等。Intel在65nm制程節(jié)點便采用了交替式相移掩模技術。
采用交替式相移掩模技術的Intel65nm SRAM圖片
從PSM技術的本質來看，PSM對掩模板制造和檢測方面的要求是比較高的。
OPC最終取代PSM成為主流：
盡管PSM曾在業(yè)內風靡一時，但是OPC技術最終取代了PSM，成為業(yè)內主流的RET技術。雖然OPC技術需要進行大量的模擬計算，但是相比PSM技術而言，應用OPC技術的掩模板更容易制造和檢測。比如Intel從45nm起，便不再使用APSM技術，而改為使用OPC+193nm干式光刻+雙重成像技術。
Intel 45nmSRAM圖片：放棄了APSM，改用OPC+193nm干式光刻+雙重成像技術
1D layoout的優(yōu)勢和仍需解決的問題：
由于現代光刻技術較多地依賴于衍射光束之間的干涉效應，因此刻制由一組完全由彼此平行的衍射光柵組成的圖像是最容易實現的。實際上，芯片業(yè)者已經在考慮如何在電路布局方案上做出改變，以盡量讓需要刻制的電路圖像都是直線形狀，并且彼此平行，間距相等，盡量避免出現線路彎折，轉角的情況（因為這種布局風格中圖像基本只沿一個坐標軸方向延伸，因此通常人們將這種布局風格稱為“一維布局”（1D Layout）；而傳統(tǒng)的電路布局風格則稱為2D Layout）.
1D Layout的典型設計
以Intel為例，他們在45nm節(jié)點甚至已經將連接晶體管電極和晶體管之間連線的觸點的形狀從正方形改成了長方形。相比傳統(tǒng)的正方形觸點，長方形圖像的刻制顯得更加容易。不過長方形觸點帶來的問題是柵極與觸點之間的寄生電容變大，因此Intel鼓勵設計者們想其它的辦法來彌補這個問題。
即便已經采用了1D Layout設計，衍射光柵圖像彼此之間的距離能達到多小，也即這些一維圖像的密度能達到多大仍然是需要解決的問題。當這些圖像彼此之間的距離越來越接近時，成像的質量也會急劇下降。
在0.18微米和90nm的時代，這種設計風格被證明是十分行之有效的。因為當時晶體管期間的柵極長度縮減的速度要比柵極距縮減的速度更快，柵長的縮減，能夠讓制造商增加晶體管的運行頻率，而同時由于柵極距縮減速度相對較慢，因此制造商們幾乎沒有在圖像的光刻成型方面遇到什么較大的障礙。
不過，后來進一步縮減柵極長度時，晶體管的漏電量問題開始變得不容忽視，因此制造商們被迫減緩了柵長縮減的速度。在柵長無法繼續(xù)縮減的條件下，要滿足摩爾定律的制程尺寸縮減速度，就只能從柵極距方面想辦法，也即如何縮小晶體管漏源極觸點之間的距離。
液浸式光刻與DP雙重成像技術：
解決這個新問題的方法之一是所謂的雙重成像技術（double patterning，簡稱DP）。雙重成像的思路是將圖像分兩批分別成像.不過，即使采用了DP技術，有些圖像形狀的成型仍然非常困難。比如電路中用于連接各層電路的過孔（Via）結構，由于其分布狀況通常沒有周期性，因此很難用DP技術來刻制。
更重要的是，DP技術實現的成本是很高的。顧名思義，這種技術需要進行兩次光刻過程。而在芯片制造業(yè)，為了提高芯片的產量，廠商們通常需要使用兩臺光刻機來實現DP光刻，而光刻機則通常是芯片廠中最為昂貴的生產設備，因此，DP技術的啟用，意味著僅是光刻機設備方面廠商就需要增加一大筆費用。[!--empirenews.page--]
另外一個解決問題的主要方法就是已經為人們所熟知的液浸式光刻技術。這方面想必各位同樣已經如雙重成像技術一樣已經有所了解，在此就不再重復了。液浸式光刻之后，不少廠商現在已經開始考慮是否要轉向EUV光刻技術，當然EUV光刻技術目前還有許多問題需要解決，比如光源功率等，看起來還不夠成熟。
盡管液浸式光刻+DP技術目前正大行其道，但是不少芯片制造商和光刻軟件設計廠商認為，OPC技術仍然有繼續(xù)發(fā)展的余地。不過，新的OPC技術已經不是過去那種單純著眼于調整掩模板圖像形狀的思路，而是對包括光源，圖像投射，光阻膠成像等在內的整個光刻過程中的各方面因素進行綜合考慮，新的OPC技術不再僅僅局限于光掩模的設計，而且還要考慮光源優(yōu)化等因素。
傳統(tǒng)OPC技術的升華--計算型光刻技術：
這就是目前流行的所謂“計算型光刻技術”（computational lithography），盡管各家廠商在計算型光刻技術的實現方法上各有不同，但其基本概念和思路都是一致的。計算型光刻技術的關鍵技術是被稱為光源-掩模優(yōu)化的技術（source-mask optimisation），而光源-掩模優(yōu)化技術其實質就是綜合考慮了光源優(yōu)化和掩模板圖型優(yōu)化的OPC技術。
那么，這里所說的光源優(yōu)化又涉及哪些內容呢？實際上，多年以來，光刻機上一直都在使用與光源優(yōu)化有關的巧妙技術，其中最典型的例子就是所謂的離軸照明技術（又稱多光源技術Multiple source），離軸照明技術可以在衍射效應較為嚴重的情況下用于改善圖像的分辨率。不過目前離軸照明技術的光束形狀都是較為簡單的圓形或弧形形狀，比如四極離軸光照技術采用的就是環(huán)狀均布的四個弧形光束。
而計算型光刻技術在光源優(yōu)化和掩模板圖形優(yōu)化方面則更近了一步，可以使用更為復雜的像素型光源照明光束技術或掩模板圖形形狀，得到任意形狀的圖像。
計算型光刻技術并不向傳統(tǒng)的OPC技術那樣僅僅使用模型來推測要采用何種形狀的掩模板圖形，采用計算型光刻技術的設計軟件采用了類似于光線追蹤算法的思路，從最終需要成型的圖像進行反推計算，算出所需的最佳掩模板圖形和光源配置方案。由于綜合考慮了掩模板和光源兩個方面，因此這樣計算出來的結果中，掩模板部分的圖形可能與最終在晶圓上成像的圖像形狀相差甚遠，但是配合光源優(yōu)化技術，卻可以讓最終生成的圖像滿足需求。
不過，光源-掩模優(yōu)化技術也并非沒有缺點，由于電路中不同的圖像需要采用不同的優(yōu)化算法，比如觸點圖像的成像優(yōu)化算法就與金屬互連線的優(yōu)化算法有所不同，因此，要完全驗證優(yōu)化計算后的實際效果，就必須對優(yōu)化計算后的結果進行模擬，檢查最終的成像結果是否符合要求。
光源-掩模優(yōu)化技術的最主要優(yōu)勢之一是可以解決焦深（depth of field，簡稱DOF）的問題。所謂的焦深，指的是保持影像清晰銳利的前提下，焦點沿著鏡頭光軸所允許移動的距離 。由于目前的液浸式光刻系統(tǒng)數值孔徑NA值普遍較大，因此導致焦深值很小。而盡管晶圓片的尺寸精度控制已經非常嚴格，但仍有可能出現晶圓片部分區(qū)域超過焦深范圍的情況。
根據IBM和光刻設計軟件廠商Mentor Graphics在計算型光刻技術方面的聯(lián)合研究成果顯示，像素化光源設計可以有效增加光學系統(tǒng)的焦深，提升的幅度可達30%左右。
另外，制造一套掩模板的費用已經達到數百萬美元水平，這些成本費用的很大一部分都是來自掩模板的測試與維護方面。而傳統(tǒng)的OPC技術卻很難在問題發(fā)生時確定掩模板上有哪些圖像的形狀出現了疵漏，要解決這個問題，只有通過能追蹤到光源與掩模板綜合作用的高級設計軟件才行。
計算型光刻技術對設計準則的影響：
當然，計算型光刻技術的應用對芯片的設計準則會產生很大的影響。因為這種技術是專門針對某款掩模板上的某種圖像進行優(yōu)化--通常的優(yōu)化對象都是接觸孔，互連線以及過孔等結構的圖像，因此，需要芯片的設計者在設計芯片時對這些圖像采用特殊的設計準則。實際上，常規(guī)OPC技術的運用，已經導致了設計準則的限制程度有所提升，有些可能導致問題的線路圖像的形狀是被嚴格禁止使用的。
但是計算型光刻技術在對設計準則的影響方面又更近了一步，要求禁止在特定的掩模板上使用特定的圖像與圖像，或光源與圖像的組合。這樣，除了光源-掩模優(yōu)化方面需要進行大量運算之外，得出最佳化設計準則所需的計算量也大幅增加了。
被牽涉在內的因素甚至還包括了掩?？虒懹迷O備。多年以來，芯片制造商一直希望使用正方形形狀的圖像設計，而對電路設計軟件廠商而言，長方形的圖像則在進行電路布置計算和模擬計算時更易于計算；但是，對對掩模制造用設備電子束直寫機的廠商而言，圓形的掩模板圖像則是最容易制造的。
因此，掩模板制造用工具的廠商一直試圖勸說芯片制造商盡量使用圓形的圖像形狀，至少這種方案能夠減小芯片制造時間并降低制造成本。不過，假如芯片制造商方面驗證這種新方案所需花費的計算時間太長，那么他們會繼續(xù)使用傳統(tǒng)的成熟方案來制造產品。
計算型光刻--緩兵之計：
盡管22nm的腳步已經迫近，但是計算型光刻是否可以滿足22nm制程的要求則仍然存在很多未解的問題.特別是計算型光刻技術的采用，需要使用大量的資金來購買計算用的超級計算機設備。但是，考慮到計算型光刻技術的應用，可以為新的光刻技術如EUV等贏得更多的寶貴準備時間，從這點上看，廠商們在計算型光刻技術上進行投入還是非常有意義的。
CNBeta編譯
原文：newelectronics
下載文檔
